[发明专利]存储器存取电路

说明书

技术领域

本发明是有关于存储器电路，特别是有关于存储器存取电路。

背景技术

当外部电路欲读取存储器中某特定存储单元的储存值时，必须对静态随机存取存储器中用以输出储存值的位线(bit line)先行预充电，以维持位线于某特定电压水准。接着依据外部电路输出的读取地址致能目标存储单元的字线(word line)，以使目标存储单元的储存值输出到位线上。输出电路再锁存位线上反映储存值的电压值，并将电压值输出至外部电路，于是外部电路得以读取到目标存储单元的储存值。

由于读取存储器的过程需要对存储器预充电(pre-charge)，因此存储器需要产生预充电信号PRE，以触发位线的充电。此外，由于存取存储器的过程亦需要致能目标存储单元的字线，以由存储器所包含的众多存储单元中选定目标存储单元，因此存储器亦需要产生存取致能信号EN，以触发存储单元的选取。由于位线的预充电需早于存储单元的选取，才能预先清除位线上前次读取的残余电压，以让存储单元的储存值输出至位线上，因此预充电信号PRE需先被致能。一般而言，预充电信号PRE致能的时间点T1需早于存取致能信号EN致能的时间点T2(亦即，T1早于T2)；此外预充电信号PRE非致能的时间点T4需晚于存取致能信号EN非致能的时间点T3(亦即，T4晚于T3)，亦即预充电信号PRE的致能期间D1大于存取致能信号EN的致能期间D2，如此才能避免存储器电路存取时的误操作。

理想的预充电信号PRE以及存取致能信号EN对应情形如图1所示。其中预充电信号PRE致能的时间点为T1，非致能的时间点为T4；而存取致能信号EN致能的时间点为T2，非致能时间点为T3。

发明内容

本发明提供一种存储器存取电路，提供预充电信号以及致能存取信号，用以存取存储器。

本发明提供一种存储器存取电路，用以产生预充电信号以及存取致能信号。本发明的存储器存取电路包括有：闩锁电路，输入端接收高电位的输入信号，当时钟信号触发时，闩锁电路根据输入信号的电平输出第一信号；反馈重置电路，耦接至闩锁电路，接收第一信号用以产生第二信号以及重置信号，其中该反馈重置电路反向该第一信号以产生该第二信号，该反馈重置电路将该第一信号以及第三信号经逻辑运算后产生该重置信号，其中该第三信号为延迟并反向该第二信号而得到，其中闩锁电路接收重置信号并根据重置信号的电平重置第一信号；以及门锁存电路，耦接至闩锁电路以及反馈重置电路，该门锁存电路将该第一信号以及该第二信号经逻辑运算后产生预充电信号以及存取致能信号。

本发明还提供一种存储器存取电路，用以产生预充电信号以及存取致能信号。本发明的存储器存取电路包括有：闩锁电路，输入端接收高电位的输入信号，当时钟信号触发时，闩锁电路根据输入信号的电平输出第一信号；延迟电路，接收第一信号，该延迟电路顺序延迟该第一信号以产生第二信号、第三信号以及第四信号；反馈重置电路，耦接至闩锁电路以及延迟电路，接收第一信号以及第四信号，其中该反馈重置电路将该第一信号以及该第四信号经逻辑运算后产生重置信号；其中闩锁电路接收重置信号并根据重置信号的电平重置第一信号；以及门锁存电路，耦接至闩锁电路以及延迟电路，该门锁存电路将该第一信号以及该第二信号、该第三信号以及该第四信号经逻辑运算后产生预充电信号以及存取致能信号。

为了让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举数较佳实施例，并配合所附图示，作详细说明如下。

附图说明

图1为用于产生静态随机存取存储器的预充电信号及存取致能信号的逻辑电路的区块图；

图2为本发明一存储器存取电路的方块图；

图3为图2存储器存取电路的信号时序图；

图4为本发明另一存储器存取电路的方块图；以及

图5为图4存储器存取电路的信号时序图。

[主要元件标号说明]

300、400～逻辑电路；

314、324、328、512、514、516～延迟单元；

302、402～闩锁电路；

304、404～反馈重置电路；

306、408～门锁存电路；

318、322、326、510～NAND门；

406～延迟电路；以及

522、524～OR门。

具体实施方式