[发明专利]电子元件与CMOS图像传感器的芯片级封装及制造方法

说明书

技术领域

本发明涉及一种电子元件的芯片级封装，特别是涉及一种CMOS图像传感器的芯片级封装(CIS-CSP)及其制造方法。

背景技术

互补型金属氧化物半导体图像传感器(CMOS image sensor)已广泛使用于许多应用领域，例如静态数字相机(digital still camera，DSC)。上述应用领域主要利用一主动像素阵列或图像感测胞(image sensor cell)阵列，包括发光二极管元件，以将入射的图像光能转换成数字数据。

传统电子元件的芯片级封装(chip scale package，简称CSP)设计用于在例如封装基板、模块基板或印刷电路板(PCB)之类的承载基板上进行覆晶式接合(flip chip bonding)工艺。在进行覆晶接合(flip chip bonding)工艺步骤时，需将焊接凸块、焊接栓或其它于封装对象上的终端接触(terminal contact)接合于承载基板上的匹配接触垫上。接合后的终端接触可提供封装对象与承载基板之间的物理连接及电连接。

美国专利第US 6,971,090号专利揭示一种芯片级半导体图像感测元件封装，形成上述封装的制造方法以及含上述封装的系统。然而，其所揭示以焊线或卷带式接合工艺用于接合基板与晶粒(die)之间的接触垫接合方式，导致复杂性增加且可靠度降低。

为了解决公知技术的接触垫接合问题，业界发展一种壳式半导体元件芯片级封装的技术。例如，美国专利早期公开第US 2001/0018236号揭示一种半导体元件的芯片级封装的技术。于基板接触垫与晶粒的接触之间提供一T-型连线，且上述T-型连线以保护层与外界隔绝。然而，晶片级组装切割成多个集成电路元件封装的步骤之后，会露出T-型连线的切割表面，进而导致易发生腐蚀或剥离的弱点。更有甚者，会导致集成电路元件封装无法通过例如高温/高湿度等可靠度测试。

图1a与图1b为示出了传统切割晶片级组装的芯片封装的分解步骤的剖面图。请参阅图1a，一透明基板10做为一芯片级封装的承载结构包括一CMOS图像传感器晶粒20，其具有黏结于其上的一晶粒电路。上述CMOS图像传感器晶粒20包括一具有微透镜阵列22的感测区域，做为一图像感测面。一保护层24设置于该微透镜阵列22上。一间隙子15设置于透明基板10与CMOS图像传感器晶粒20之间，以定义出一空穴18。一封胶层30形成于基板上，将CMOS图像传感器晶粒20密封。一光学结构35设置于封胶层30上，以强化该晶粒级封装结构。一T-型连线40自晶粒电路延伸至该芯片级封装上的多个终端接触。一缓冲层50设置于T-型连线结构40上。上述T-型连线结构40连接基板上的键结接触(bonding contact，未示出)与晶粒的键结接触25，并且其表面由一保护层60与外界隔绝。一球栅阵列(ball gridarray)70形成于晶粒级封装的终端接触上。

请参阅图1b，上述晶片级组装后的结构1后续经过切割步骤分成多个封装的集成电路元件1A与1B。于切割步骤后，T-型连线40的一端暴露于外界，导致易遭受到腐蚀及剥离等可靠度问题发生。腐蚀及剥离等可靠度问题乃由于露出的T-型连线40受到湿气穿透造成。因此，传统集成电路元件封装在切割后往往无法通过高温/高湿度测试等可靠度测试而失效。

有鉴于此，业界亟需一种集成电路元件封装的封装设计，将露出的T-型连线与外界隔绝，以避免湿气穿透所造成的损害。

发明内容

有鉴于此，为解决现有技术中存在的上述问题，本发明实施例提供一种电子元件的芯片级封装，包括：一基板结构，做为该芯片级封装的承载结构，且包括一第一切割断面及一第二切割断面；一半导体晶粒，具有黏着于该基板结构上的一晶粒电路；一封胶层，位于该基板结构上，将该半导体晶粒封住；一电连接，其自该芯片电路延伸至该芯片级封装于该封胶层上的多个接触终端，且该电连接的部分表面裸露于该第一切割断面；以及一绝缘结构，其设置于该第一切割断面上以保护该裸露出的电连接部分且该绝缘结构与该第二切割断面共平面。