[发明专利]在硅基板中形成隔离结构的方法

说明书

发明领域

本发明涉及一种制造集成电路元件的方法，并且尤其涉及一种在制造集成电路元件时形成浅沟渠隔离(STI)区域于硅基板内的方法。

技术背景

当集成电路的尺寸越来越小时，提供隔离区域于集成电路相临元件之间的需求就变得更重要。这种提供隔离区域于现有集成电路相临元件之间的需求，也会随着每一元件的集积密度的增加而变得更重要。现有的集成电路中包括上百万个晶体管封装于极小的空间中。假如没有将集成电路相邻元件适当的隔离的话，此集成电路的表现会受到漏电流以及其他介于元件或晶体管之间寄生效应的影响而变差。

在制造高密度集成电路的工艺中，浅沟渠隔离(STI)结构的使用是十分盛行的，且几乎只是用来提供传统集成电路元件的隔离之用。浅沟渠隔离(STI)是一种在制造集成电路元件时形成隔离区域于半导体基板内的方法。浅沟渠隔离(STI)通常包括在非等向性蚀刻此半导体基板以形成沟渠，然后再沉积氧化材料以填入此沟渠中。因为浅沟渠隔离(STI)结构可以视工艺来调整尺寸，先前隔离结构所产生的问题就可以被避免，使得浅沟渠隔离(STI)结构是一种十分理想的隔离方法，如，甚至是次微米的互补式金属氧化半导体(MOS)元件。

当集成电路元件的几何尺寸不断缩小及元件密度不断增加时，传统的浅沟渠隔离(STI)结构工艺就会遭遇一些问题。例如，在氧化材料被沉积填入沟渠之前，衬垫氧化层可以先被形成以在沟渠内部形成衬垫。此被沉积填入沟渠的氧化材料就可以利用高温加热此氧化材料使其变成密度较高的绝缘层。但是此工艺会于沟渠周围的主动区域产生应力。因此，此紧密工艺通常是在氮气环境下而不是在氧气环境下进行。在氮气环境下进行此步骤，沟渠侧边的氧化可以被防止，如此可以降低应力的堆积。

然而，在氮气环境下于沟渠内部所产生的绝缘层会较不紧密。当定义沟渠边缘主动区域的衬垫氧化层被移除之后，如，使用氢氟酸溶液，沟渠内部绝缘层的蚀刻速率会大于衬垫氧化层。其结果是，此蚀刻衬垫氧化层和等向性蚀刻沟渠内部绝缘层的综合效应是会于沟渠上方及底部边缘的许多层次产生应力。此种效应被称为错位或是错位效应。此错位效应会导致形成于主动区域内的元件的临界电压降低以及在沟渠边缘产生寄生金属氧化半导体晶体管。此寄生金属氧化半导体晶体管则会导致相邻元件之间的漏电流。

为了降低错位效应，氮化硅层会形成于沟渠内氧化垫层的上方。此氮化硅层会防止氧化并允许在氧气环境下生成绝缘层于沟渠内，如此可以生成密度较高的绝缘层。但是，此氮化硅层则又会造成形成沟渠附近主动区域的栅氧化层发生薄化现象。此薄化现象会减少主动区域的面积，因为此薄栅氧化层会在元件在主动区域内穿透，或是形成于太靠近此薄栅氧化层时，产生不预期的寄生与漏电流。

请参阅图1A到1F，为公知利用一氮化硅层来形成浅沟渠隔离结构以减少错位的工艺剖面示意图。第一，如图1A所示，衬垫氧化层102利用热氧化方法于硅基板100上生成。此衬垫氧化层102保护硅基板100在后续工艺中不会受到伤害。之后，氮化硅幕罩层104形成于此衬垫氧化层102之上。

接着，请参阅图1B，公知的微影工艺被用来产生沟渠108。此处，被图案化的氮化硅幕罩104a与衬垫氧化层102a以及沟渠108被形成于硅基板100之上。

接着，请参阅图1C，衬垫氧化层110被形成于沟渠108内部裸露的表面。可以如图中所示，此衬垫氧化层110自沟渠108底部向与衬垫氧化层102a接触的上方边缘120延伸。于衬垫氧化层110被形成于沟渠108内部之后，氮化硅薄膜112可以形成于沟渠108内部的衬垫氧化层110之上。之后，绝缘材料被沉积于沟渠108之内且于氮化硅层104a与氮化硅薄膜112之上以生成绝缘层116。此绝缘层116可以是，如，氧化硅层。之后，此硅基板100于高温下加热。使得此氧化硅材料转变成高密度的绝缘层116。

接着，请参阅图1D，利用氮化硅层104a为停止层进行化学机械研磨(CMP)工艺，以移除一部分的绝缘层116，而保留一部分的绝缘层116a于沟渠108之内。

如图1E所示，利用磷酸溶液来移除氮化硅层104a而露出衬垫氧化层102a，接着再利用氢氟酸溶液来移除衬垫氧化层102a。基板100中沟渠108之内剩余的绝缘层116a和衬垫氧化层110形成完整的元件隔离区域118。