[发明专利]用于降低MTCMOS电路中模式转变期间的能量消耗的电荷再循环

说明书

技术领域

本发明一般地涉及电路设计。

背景技术

设计一种能量效率高的电源门控(power-gating)结构是多阈值互补金属氧化物半导体(MTCOMS)电路设计的一个重要方面。一般来说，MTCMOS电路在模式转变期间会消耗大量的能量。

发明内容

根据本发明的第一方面，提供了一种电路，包括：经由第一休眠晶体管连接到地的第一电路块；所述第一电路块和所述第一休眠晶体管之间的虚拟地节点；经由第二休眠晶体管连接到电源的第二电路块；所述第二电路块和所述第二休眠晶体管之间的虚拟电源节点；以及传输门或分流晶体管，其将所述虚拟地节点连接到所述虚拟电源节点，以实现在所述电路从活动模式转变到休眠模式和从休眠模式转变到活动模式期间所述第一电路块和所述第二电路块之间的电荷再循环。

根据本发明的第二方面，提供了一种方法，包括：将电路从休眠模式切换到活动模式，所述电路包括：经由第一休眠晶体管连接到地的第一电路块；所述第一电路块和所述第一休眠晶体管之间的虚拟地节点；经由第二休眠晶体管连接到电源的第二电路块；所述第二电路块和所述第二休眠晶体管之间的虚拟电源节点；以及传输门或分流晶体管，其将所述虚拟地节点连接到所述虚拟电源节点，以实现在所述电路从活动模式转变到休眠模式和从休眠模式转变到活动模式期间所述第一电路块和所述第二电路块之间的电荷再循环，从休眠模式到活动模式的切换包括：接通所述传输门或所述分流晶体管；在经过预定的一段时间之后关断所述传输门或所述分流晶体管；并且在关断所述传输门或所述分流晶体管之后接通所述第一和第二休眠晶体管；以及将所述电路从活动模式切换到休眠模式，从活动模式到休眠模式的切换包括：关断所述第一和第二休眠晶体管；在关断所述晶体管之后接通所述传输门或所述分流晶体管；并且在经过预定的一段时间之后关断所述传输门或所述分流晶体管。

根据本发明的第三方面，提供了一种电路，包括：经由第一休眠晶体管连接到地的至少一个虚拟接地线；经由第二休眠晶体管连接到电源的至少一个虚拟电源线；至少一个第一电路块行或电路块组，其中每个电路块连接到所述虚拟接地线之一和所述电源；至少一个第二电路块行或电路块组，其中每个电路块连接到所述虚拟电源线之一和地；至少一个传输门或至少一个分流晶体管，其将所述第一电路块行或电路块组连接到相邻的第二电路块行或电路块组，以实现在所述电路从活动模式转变到休眠模式、从休眠模式转变到活动模式或这两种转变期间所述第一电路块行或电路块组中的电路块和所述第二电路块行或电路块组中的电路块之间的电荷再循环。

附图说明

图1示出了示例性的电源门控结构；

图2示出了包括用于电荷再循环(charge recycling)的传输门(TG)的示例性电源门控结构；

图3示出了包括用于电荷再循环的开关的示例性电源门控结构；

图4示出了在从休眠转变到活动模式时示例性的电荷再循环操作的示例性波形；

图5示出了示例性的电荷共享配置的示例性等效电路；

图6示出了示例性TG；

图7A-7C示出了用于示例性的MTCMOS配置的示例性电阻网络；

图8示出了地的示例性电阻器-电感器(RL)等效模型；

图9示出了地弹跳(ground bounce，简写为GB)波形之间的示例性比较；

图10示出了示例性单元设计中的两个示例性的行；

图11示出了图10中示出的一行的一个示例性电路模型；

图12示出了图10中示出的一行的另一个示例性电路模型；以及

图13示出了连接两个不同的行的示例性电荷再循环单元。

具体实施方式

随着互补金属氧化物半导体(CMOS)技术尺寸的缩小，电源电压也被降低，以避免由于栅极氧化物和连接栅极的导电沟道中的高电场引起的器件故障。由于动态功率消耗和电源电压之间的平方关系，电压降低使得电路功率消耗也降低，但是它也增大了逻辑门的延迟。为了补偿所造成的性能损失，晶体管阈值电压被减小，这导致亚阈值泄漏电流的指数增长。

MTCMOS技术通过将高速低Vt(LVT)晶体管用于逻辑单元并将低泄漏高Vt(HVT)器件用作休眠晶体管来提供了低泄漏和高性能操作。休眠晶体管将逻辑单元与电源或地断开连接，以减小休眠模式中的泄漏。在这个也被称为电源门控的技术中，唤醒等待时间和电源层完整性是重要的问题。