[发明专利]用于控制存储器接口的设备和方法

权利要求书

1.一种用于控制存储器接口的设备，包括：

存储器控制器，用于控制存储器；和

时钟产生器，用于将系统总线时钟信号和存储器时钟信号施加到存储器控制器，

其中存储器控制器将具有高于系统总线时钟信号的频率的频率的存储器时钟信号施加到存储器。

2.如权利要求1所述的设备，其中存储器是从由单数据率(SDR)同步动态随机存取存储器(SDRAM)、双数据率(DDR)SDRAM、DDR2 SDRAM、DDR3 SDRAM和Rambus DRAM组成的组中选出的SDRAM。

3.如权利要求1所述的设备，其中存储器时钟信号的频率对应于系统总线时钟信号的频率的整数倍。

4.如权利要求1所述的设备，其中存储器控制器包括第一先进先出(FIFO)存储器，其响应于系统总线时钟信号缓冲从系统总线接收到的写入数据，并且响应于存储器时钟信号将写入数据输出到存储器。

5.如权利要求4所述的设备，其中第一FIFO存储器包括：

第一时钟输入部分，其接收系统总线时钟信号；

第二时钟输入部分，其接收存储器时钟信号；

数据输入部分，其响应于系统总线时钟信号接收写入数据；和

数据输出部分，其响应于存储器时钟信号输出写入数据。

6.如权利要求1所述的设备，其中存储器控制器包括第二FIFO存储器，其响应于存储器时钟信号缓冲从存储器读取的数据，并且响应于系统总线时钟信号将读取数据输出到系统总线。

7.如权利要求6所述的设备，其中第二FIFO存储器包括：

第一时钟输入部分，其接收系统总线时钟信号；

第二时钟输入部分，其接收存储器时钟信号；

数据输入部分，其响应于存储器时钟信号接收读取数据；和

数据输出部分，其响应于系统总线时钟信号输出读取数据。

8.如权利要求1所述的设备，其中时钟产生器位于存储器控制器外部或内部。

9.如权利要求1所述的设备，其中时钟产生器包括锁相环(PLL)或延迟锁定环(DLL)。

10.如权利要求1所述的设备，其中存储器控制器可以位于芯片级系统(SOC)外部或内部。

11.一种用于控制存储器接口的设备，包括：

存储器控制器，其控制存储器；和

时钟产生器，其产生系统总线时钟信号和具有高于该系统总线时钟信号的频率的频率的存储器时钟信号，

其中存储器控制器包括：

有限状态机，其从时钟产生器接收系统总线时钟信号，并且响应于系统总线时钟信号以合并状态输出控制信号或地址信号；和

控制/地址信号产生器，用于从时钟产生器接收存储器时钟信号，并且将从有限状态机接收到的合并状态的详细状态顺序地输出到存储器。

12.如权利要求11所述的设备，其中存储器是从SDR SDRAM、DDR、SDRAM、DDR2 SDRAM、DDR3 SDRAM和Rambus SDRAM组成的组中选择出的SDRAM。

13.如权利要求11所述的设备，还包括定时寄存器，其将交流(AC)定时参数传送到控制/地址信号产生器。

14.如权利要求11所述的设备，其中时钟产生器是PLL或DLL。

15.如权利要求11所述的设备，其中控制/地址信号产生器将合并状态的详细状态顺序地输出到存储器来满足从定时寄存器接收到的AC定时参数。

16.如权利要求11所述的设备，其中存储器时钟信号的频率对应于系统总线时钟信号的频率的整数倍。

17.如权利要求11所述的设备，其中合并状态包括至少两个详细状态。

18.如权利要求17所述的设备，其中按顺序设置在合并状态中包含的详细状态。

19.一种控制存储器接口的方法，包括：

从时钟产生器接收系统总线时钟信号和具有高于该系统总线时钟信号的频率的频率的存储器时钟信号；和

将存储器信号施加到存储器。