[发明专利]用单层多晶硅工艺形成高薄层电阻量电阻器和高电容量电容器

权利要求书

1.一种半导体器件，其特征在于，该半导体器件包括：

晶体管，电容器和电阻器，其中电容器包括用作底导电层的经掺杂的多晶硅层，作为介电层的硅化物阻挡层，该硅化物阻挡层在作为顶导电层的金属硅化物导电层的下方并与之接触，从而构成单层多晶硅金属-绝缘物-多晶硅结构；其中所述的硅化物阻挡层将直接退火形成在所述硅化物阻挡层上的金属层与金属硅化物导电层阻挡且绝缘。

2.如权利要求1所述的半导体器件，其特征在于，其中：

所述多晶硅层被进一步差分掺杂以形成所述半导体器件的作为高薄层rho电阻器的所述电阻器。

3.如权利要求1所述的半导体器件，其特征在于，其中：

所述多晶硅层被用晶体管栅掺杂离子进一步掺杂以形成所述半导体器件的所述晶体管的栅极。

4.如权利要求1所述的半导体器件，其特征在于，其中：

所述晶体管进一步包括栅多晶硅，以及所述电阻器进一步包括经掺杂的多晶硅电阻器，其中所述栅多晶硅，所述经掺杂的多晶硅电阻器和用作所述电容器的底导电层的所述经掺杂的多晶硅层通过一次多晶硅淀积工艺形成，并且设置在所述半导体器件中相同的垂直水平上。

5.如权利要求1所述的半导体器件，其特征在于，其中：

所述电容器和电阻器设置在衬底上的场氧化层上，而所述晶体管直接位于所述衬底之上。

6.如权利要求1所述的半导体器件，其特征在于，其中：

所述晶体管进一步包括形成在连接到所述晶体管的源区域或漏区域的扩散电阻层顶部的静电放电保护层；以及

所述底导电层包括一个TiSi2层，进一步电连接到填充在通过覆盖所述半导体器件的层间介电层开口的沟槽中的钨接点。

7.如权利要求1所述的半导体器件，其特征在于，其中：

所述电容器的所述经掺杂的多晶硅层包括用作底导电层的N+掺杂的多晶硅层。

8.如权利要求1所述的半导体器件，其特征在于，其中：

所述电容器进一步包括包围和绝缘用作底导电层的所述经掺杂的多晶硅层的隔离层。

9.如权利要求1所述的半导体器件，其特征在于，其中：

所述的金属硅化物导电层作为所述电容器的所述顶导电层，进一步由直接将一Ti/TiN层在所述硅化物阻挡层上退火形成，并且所述Ti/TiN层被电连接到填充在通过覆盖所述半导体器件的层间介电层开口的沟槽中的钨接点。

10.如权利要求7所述的半导体器件，其特征在于，其中：

作为所述电容器的底导电层的所述经N+掺杂的多晶硅层，电连接到填充在通过覆盖所述半导体器件的层间介电层开口的沟槽中的钨接点。

11.如权利要求1所述的半导体器件，其特征在于，其中：

所述电阻器包括由经掺杂的电阻多晶硅节段构成的高电阻元件，其中所述电阻多晶硅元件的两端在多晶硅节段的两端包括由N+掺杂的节段构成的接触点头节段；以及

所述接触点头节段进一步与填充在通过覆盖所述半导体器件的层间介电层开口的沟槽中的钨接点接触。

12.如权利要求1所述的半导体器件，其特征在于，其中：

所述电阻器进一步包括用于包围所述高电阻元件并使其与所述电容器绝缘的隔离层。

13.一种制造半导体器件的方法，其特征在于，该方法包括：

在半导体衬底的顶部淀积多晶硅层，然后将该多晶硅层形成晶体管的栅极，电容器的底导电层以及电阻器节段的图形并对其掺杂；和

通过在所述电容器的所述底导电层的顶部淀积作为电容器介电层的绝缘层并形成其图形形成所述电容器，然后淀积作为导电层的Ti/TiN层，形成其图形并退火以形成所述电容器的顶导电层，从而形成作为单层多晶硅金属-绝缘物-多晶硅结构的所述电容器。

14.如权利要求13所述的方法，其特征在于，其中：

所述淀积绝缘层并形成其图形的步骤包括在所述电容器的所述底导电层的顶部淀积作为电容器介电层的硅化物阻挡层并形成其图形的步骤。

15.如权利要求13所述的方法，其特征在于，其中：

所述淀积绝缘层并形成其图形的步骤包括在所述电容器的所述底导电层的顶部淀积作为电容器介电层的高温氧化层并形成其图形的步骤。