[发明专利]用单层多晶硅工艺形成高薄层电阻量电阻器和高电容量电容器

说明书

技术领域

本发明总体涉及半导体功率器件。更具体地，本发明涉及通过采用单层多晶硅工艺提供电子器件以及高薄层电阻量电阻器和高电容量电容器的经改进的新颖器件结构和制造工艺。

背景技术

制造具有高薄层电阻量电阻器和高电容量电容器的器件元件的常规工艺通常采用双层多晶硅工艺。制造双层多晶硅元件的工艺步骤涉及多重掩模以及附加的加工步骤。这些类型的器件元件的实施变得更加昂贵，制造工艺变得更加费时和复杂。而且，由于更加复杂的制造工艺，器件的可靠性也受到不利的影响。由于包括高薄层电阻量电阻器和高电容量电容器的器件元件在模拟电路和功率集成电路(IC)的应用中被广泛实施，也就更加需要解决这些技术局限和困难。

在Erdeljac等人的题为“Method of Fabricating Semiconductor DeviceHaving Polysilicon Resistor with Low Temperature Coefficient(制造具有低温度系数的多晶硅电阻器的半导体器件的方法)”的5,489,547号专利中公开了一种如图1A中所示的半导体器件。该半导体器件包括适中的薄层电阻量的P型多晶硅电阻器(56)。双层多晶硅工艺被用于形成低温度系数电阻器。该工艺也产生n和p沟道晶体管(44，50)，具有上下n型多晶硅电容器极板(36，26)的电容器，具有高薄层电阻量的n型多晶硅电阻器(32)，以及具有低薄层电阻量的n型电阻器(34)。用于形成p沟道晶体管(50)的源/漏区域(48)的p型掺杂在n型的第二层多晶硅中进行反掺杂以形成p型多晶硅电阻器(56)而对电容器极板(36，26)或n型电阻器(32，34)不起作用。如上所述，在该专利发明中公开的器件应用了总体涉及多重掩模以及附加的加工步骤的双层多晶硅工艺。这些类型的器件元件的实施变得更加昂贵，制造工艺变得更加费时和复杂。

Tsui等人在另一个6,054,359号专利中公开了一种用于集成电路的高薄层电阻量多晶硅电阻器。该高薄层电阻量多晶硅电阻器用双层多晶硅工艺制造。参考图1B，Tsui等人公开了从多晶硅层形成FET的栅极和电容器的底电极的工艺。这些工艺在进行中都淀积一层薄的中间多晶硅氧化(IPO)层以形成电容器的极间电介质。为了形成电阻器，则淀积经掺杂的多晶硅层和非经掺杂的多晶硅层并且形成相应的图形。由于非经掺杂的多晶硅层具有非常高的电阻，因此由经掺杂的多晶硅层占支配地位地确定电阻量。经掺杂的多晶硅层可以减小厚度以进一步提高混合模式电路的薄层电阻。还有，双层多晶硅工艺的应用仍有上述技术局限和困难。

因此，在半导体器件设计和制造的技术中仍然需要提供用简化的制造工艺形成具有高薄层电阻量和高电容量的半导体器件的新颖的制造方法和器件结构，使上述问题和局限得到解决。

发明内容

本发明的一个方面是提供经改进的新颖半导体器件结构和制造工艺，该器件结构和制造工艺通过实施单层多晶硅结构和方法提供高薄层电阻量和高电容量，使背景技术中的局限和困难能得到解决。

具体地，本发明的一个方面是用单层多晶硅工艺提供经改进的半导体器件结构和制造方法。所构造和制成的单层多晶硅的功能是作为晶体管的多晶硅栅极，电容器的底导电层和电阻器的高薄层电阻量电阻元件。硅化物阻挡层(SAB)工艺被用于形成电容器的介电层以及绝缘阻挡层。Ti/TiN的形成被用于与快速热激活(RTA)过程相结合以形成TiSi层，然后进行第二次RTA以形成作为晶体管和电阻器的接触层以及电容器的底极板的TiSi2层，Ti/TiN的一部分用作电容器的顶导电层。因此，本发明公开了一种提供具有晶体管，电容器和电阻器的器件元件的简化而方便的制造工艺。

简单地说，本发明的优选实施例公开了一种半导体器件，该半导体器件包括晶体管，电容器和电阻器，其中电容器包括用作底导电层的掺杂的多晶硅层，硅化物阻挡(SAB)层用作介电层，该介电层由作为顶导电层的Ti/TiN层覆盖，因此而构成单层多晶硅金属-绝缘物-多晶硅(MIP)结构。