[发明专利]动态同步化处理器时钟与总线时钟前缘的方法与系统

权利要求书

1.一种电路系统，用以指出一时钟的前缘的位置，该电路系统包含：

一时钟比例控制器，用以产生一时钟比例信号，该时钟比例信号用以指出一第二时钟与第一时钟的频率比例，以及产生一有效比例信号，用以指出该时钟比例信号是否为1∶1，其中该第二时钟的频率为该第一时钟的频率的整数倍；

一先前边缘检测器，用以检测第一时钟周期的前一个前缘，该先前边缘检测器用以接收该有效比例信号、位于一时钟树的终端节点上的该第一时钟与该第二时钟信号，并根据所接收的所述信号产生一先前边缘信号；

一组合逻辑组件，用以接收该时钟比例信号，并根据所接收的该时钟比例信号产生一新时钟计数信号；

一时钟计数器，用以接收该第二时钟信号、该先前边缘信号、该有效比例信号、与该新时钟计数信号，并根据所接收的所述信号产生一时钟计数信号；以及

一标志产生电路，用以接收该时钟计数信号，并根据该时钟计数信号产生一时钟边缘标志信号，该时钟边缘标志信号用以指出该第一时钟周期的下一个前缘的时间位置。

2.如权利要求1所述的电路系统，其中该先前边缘检测器包含：

一第一与门，用以接收该第一时钟信号与该有效比例信号；

一第一触发器，用以接收该第一与门的一第一输出结果；

一第二触发器，用以接收该第一触发器的一第二输出结果；

一第二与门，用以在其非反向输入端接收该第一触发器的该第二输出结果和在其反向输入端接收该第二触发器的一第三输出结果，并产生该先前边缘信号；以及

一反向器，用以反转该第二时钟信号，其中该第一触发器与该第二触发器被锁定在被反转的该第二时钟信号。

3.如权利要求1所述的电路系统，其中该时钟计数器包含：

一或门，用以接收该先前边缘信号与被反转的该有效比例信号；

一多路转换器，具有一选择输入处接收该或门的输出结果；

一触发器，用以接收该多路转换器的输出结果，该触发器被锁定在该第二时钟信号，并根据该多路转换器的输出结果产生该时钟计数信号；以及

一减法器，接收该时钟计数信号并对该时钟计数信号减值；

其中该多路转换器于一第一输入端接收该新时钟计数信号并于一第二输入端接收被减值的该时钟计数信号。

4.如权利要求1所述的电路系统，其中该时钟计数信号具有至少1位的值，该第一时钟信号为总线时钟信号，该第二时钟信号为处理器时钟信号。

5.一种时钟系统，用以指出一时钟信号的前缘的位置，包含：

一中央时钟控制电路，用以产生一第一时钟信号及一第二时钟信号，该第二时钟的频率为该第一时钟的频率的整数倍，其中该中央时钟控制电路并不产生一控制信号用以指出该第一时钟的一边缘的时间位置；

一时钟树，用以发送该第一时钟信号及该第二时钟信号到多个目标组件，其中所述目标组件收到的该第一时钟信号及该第二时钟信号受该时钟树的一插入时间所延迟；以及

一运算模块，包含一时钟边缘检测器，用以检测被该插入时间延迟的该第一时钟的一前缘，并且该时钟边缘检测器包含一先前边缘检测器，用以检测被该插入时间延迟的该第一时钟信号的一先前边缘。

6.如权利要求5所述的时钟系统，其中该先前边缘检测器还包含以下项目的组合：

一第一触发器，用以提供一目前第一时钟状态；

一第二触发器，用以提供一先前第一时钟状态；

一与门，根据该先前第一时钟状态与该目前第一时钟状态判断一第一时钟过渡期；以及

一反向器，用以将该第一触发器与该第二触发器锁定在该第二时钟的一非作用边缘。

7.如权利要求5所述的时钟系统，其中该第一时钟信号为总线时钟信号，该第二时钟信号为处理器时钟信号，该运算模块为一处理器。

8.如权利要求5所述的时钟系统，其中该时钟边缘检测器包含下列项目的组合：

一时钟计数器，用以产生一计数信号；以及

一标志产生电路，用以产生一标志指出第一时钟的下一个前缘的时间位置。