[发明专利]半导体装置

说明书

技术领域

本发明涉及附着于半导体装置的检测图案，该检测图案用于检测在操作中探针的位移，该半导体装置具有形成于硅衬底上且由诸如晶体管的元件和用于探测的焊盘(pad)区形成的多个IC芯片。

背景技术

常规上，一般在制造后为普通IC进行探针测试来检查电特性。

此外，使探针测试中所用的焊盘之间的间距最小化能够降低具有很多焊盘的IC的芯片尺寸，且对于降低IC成本是必不可少的。

尽管常常使用细探测针执行探针测试，但是在具有很多焊盘的IC中针位移对探测的影响较大，因为焊盘间距小。

预先检测探针的位移以防止可能出现的误差在探测过程中是一个重要的主题。例如，JP 06-45419 A披露了一种技术，其中在进行测量时提供了用于检测探针在探测期间的位移的焊盘。

不过，如上所述，由于焊盘间距小，探针位移对探测的影响在具有很多焊盘的IC中较大，因此造成探针测试不精确、获得错误特性等问题。为了解决这些问题，例如公开了一种技术，其中在执行测量时提供用于检测探针在操作中的位移的多个特殊焊盘。不过，这种技术具有以下问题：焊盘占据的面积大，不能检测位移方向等。

发明内容

为了解决这些问题，根据本发明，按照下述构造一种半导体装置。

将用于检测探测时的位移的图案设置在与IC芯片区相邻的划线区中。

在IC芯片的每个中提供一对用于检测探测时的位移的图案。

为在探测过程中同时测量的每组IC芯片提供一对用于检测探测时的位移的图案。

此外，用于检测探测时的位移的图案由内导体和距内导体微小距离设置的外导体构成，内导体和外导体二者设置在同心圆上，且外导体可以被分成多个部分。

利用这些手段，可以获得一种半导体装置，其具有占据面积小的用于检测探测时的位移的图案，该半导体装置不仅能够检测位移的发生而且能够检测位移的方向。

附图说明

在附图中：

图1为示出根据本发明的半导体装置的第一实施例的示意性平面图；

图2为示出根据本发明的半导体装置的第二实施例的示意性平面图；

图3为示出用于在根据本发明的半导体装置中检测探测时的位移的图案的实施例的示意性平面图；以及

图4为示出用于在根据本发明的半导体装置中检测探测时的位移的图案的另一实施例的示意性平面图。

具体实施方式

图1为示出根据本发明的半导体装置的第一实施例的示意性平面图。

该半导体装置包括多个IC芯片101和划线区301。该多个IC芯片101均具有多个焊盘区201，并且划线区301形成于该多个IC芯片101之间且充当切割各个IC芯片时所用的界限。在划线区301中形成用于检测探测时的位移的图案401。

在图1中，为彼此隔开的每个IC芯片101提供一对用于检测探测时的位移的图案401。

成对地形成用于检测探测时的位移的图案401以便在探测期间检测沿θ方向的位移(在半导体晶片的旋转方向上的位移)。为了改善灵敏度，优选如此设置该对图案401，使得其间的空间尽可能大。在图1中，为一个IC芯片101设置一对图案401。在同时探测多个IC芯片101期间，可以通过为被同时探测的该多个IC芯片101共同提供一对图案401来进一步减小检测探测时的位移的图案401所占据的面积。

图2为示出根据本发明的半导体装置的第二实施例的示意性平面图。

第二实施例与第一实施例的不同之处在于，用于检测探测时的位移的图案401被设置在IC芯片101中，而图1所示的第一实施例具有在划线区301中的图案401。

为了防止由于用于检测探测时的位移的图案401所占据的面积而使IC芯片101的面积增大，优选如图1所示在划线区301中形成图案401。不过，在IC芯片101的面积和制造成本都有裕度的时候，可以在IC芯片101中形成图案401。对于其它元件，使用相同的附图标记表示与图1中所示的相同的元件，并省略其描述。

图3为根据本发明的半导体装置中的用于检测探测时的位移的图案401的示意性平面图。

用于检测探测时的位移的图案401由内导体501和外导体502形成，内导体501由铝等制成，外导体502由铝等制成且与内导体501间隔微小距离设置，二者都设置在同心圆上。

这里，描述使用图案401检测探测时的位移。

在探测期间，与普通焊盘区同时地探测用于检测探测时的位移的图案401，其中尽管图中未示出，用于检测探测时的位移的图案401的内导体501和外导体502分别电连接到不同的焊盘区。