[发明专利]电路基板及其制造方法、使用了该电路基板的电路组件无效

专利信息
申请号: 200710110323.6 申请日: 2007-06-13
公开(公告)号: CN101090607A 公开(公告)日: 2007-12-19
发明(设计)人: 铃木伸幸;石川一也 申请(专利权)人: 阿尔卑斯电气株式会社
主分类号: H05K3/36 分类号: H05K3/36;H05K1/14
代理公司: 中科专利商标代理有限责任公司 代理人: 刘建
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 路基 及其 制造 方法 使用 电路 组件
【说明书】:

技术领域

本发明涉及适宜使用于近距离无线装置等的电路基板的制造方法、电路基板及使用了该电路基板的电路组件(circuit module)。

背景技术

图6是表示现有电路基板的制造方法和该电路基板的主要部分剖面图,若根据图6对现有的电路基板的构成进行说明,则层叠基板51由芯基板52和层叠于该芯基板52的多个层叠板53a~53g构成。

在这些层叠板53a~53g中分别设置有孔51a,在这些孔51a内通过无电解镀敷设置有用于电连接导电图案54与导电图案54之间等的过孔导体55、和位于最上部的电极56,而且,在该电极56上设置有焊锡凸块部57,从而形成了现有的电路基板(例如,参照专利文献1)。

在具有这样构成的现有电路基板中,虽然这里没有图示,但半导体部件通过焊锡凸块部57与电极56电连接,形成了现有的电路组件。

接着,参照图6对电路基板的制造方法进行说明,首先,在芯基板52上涂布形成成为层叠板53a的感光性抗蚀剂,接着,使该感光性抗蚀剂被曝光显影,在形成孔51a之后,通过无电解镀敷形成导电图案54。

接着,在成为层叠板53a的感光性抗蚀剂上涂布形成成为层叠板53b的感光性抗蚀剂,然后,使该感光性抗蚀剂被曝光显影,在形成了孔51a之后,由无电解镀敷形成过孔导体55。

之后,在层叠板53c~53g中反复进行这种感光性抗蚀剂的形成、曝光、显影和无电解镀敷,在形成了导电图案54和过孔导体55之后,最后,在层叠板53g的孔51a内通过无电解镀敷形成电极56时,结束其制造(例如,参照专利文献1)。

专利文献1:特开2001-284783号公报

但是,在现有的电路基板的制造方法和该电路基板及电路组件中存在着下述问题:由于重复实施用于形成层叠板53a~53g的各个感光性抗蚀剂的涂布、各个感光性抗蚀剂的曝光、显影和无电解镀敷,形成导电图案54、过孔导体55及电极56,所以,导致制造繁琐且制造工序增多,使得电路基板的成本增高。

发明内容

本发明是鉴于上述现有技术的实际情况而做出的,其目的在于,提供一种制造工序简单、价钱便宜的电路基板的制造方法和电路基板、以及使用了该电路基板的电路组件。    

为了达到上述目的,本发明特征在于,通过以下工序形成陶瓷基板:在由陶瓷材料形成的第一印刷电路基板中形成贯通孔的孔形成工序;在由陶瓷材料形成的第二印刷电路基板中形成导电体的导体形成工序;使导电体与贯通孔对置,层叠第一、第二印刷电路基板的层叠工序;对层叠后的第一、第二印刷电路基板施压,使导电体以与第一印刷电路基板的露出表面成为同一面的状态突入到贯通孔内的施压工序;和对第一、第二印刷电路基板进行烧成的烧成工序;与陶瓷基板的露出表面成同一面状态的导电体成为用于连接电子部件的电极。

如此构成的本发明,在设置了贯通孔的第一印刷电路基板与设置了导电体的第二印刷电路基板层叠后的状态下进行施压工序,使得导电体突入到贯通孔内,形成与第一印刷电路基板的露出表面成为同一面状态的电极,因此,可以得到制造简单且制造工序少的廉价电路基板。

而且,本发明在上述发明中,以比贯通孔大的面积形成导电体的状态下进行施压工序和烧成工序,导电体具有与陶瓷基板的露出表面成为同一面状态的电极,和与该电极连接、位于第一、第二印刷电路基板间的,即陶瓷基板的叠层之间的引出导体。

如此构成的本发明,由于通过设置在第二印刷电路基板中的导电体形成电极和引出导体,因此减少了制造工序,得到便宜的电路基板,而且引出导体不会在电极的附近露出,因此,能够可靠地将底部填充剂(underfill)注入到陶瓷基板和半导体部件之间,可以形成无气泡的底部填充剂。

并且,本发明在上述发明中,施压工序通过液体中的各向同性压力进行。

如此构成的本发明,通过各向同性压力,可以均等地进行印刷电路基板的施压,使得加压精度高。

为了达到上述目的,本发明具备至少由第一、第二层叠板构成的陶瓷基板,设置在第二层叠板的导电体与第二层叠板一起突入到设置于第一层叠板的贯通孔内,导电体形成有与第一层叠板的露出表面成为同一面状态的电子部件连接用的电极。

如此构成的本发明,由于第二层叠板和设置在该第二层叠板的导电体突入到设置于第一层叠板的贯通孔内,形成与第一层叠板的露出表面成为同一面状态的电极,因此,可以得到制造简单而且制造工序少、廉价的电路基板。

另外,本发明在上述发明中,导电体具有与第一层叠板的露出表面成为同一面状态的电极和与该电极连接、位于第一、第二层叠板之间的引出导体。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于阿尔卑斯电气株式会社,未经阿尔卑斯电气株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200710110323.6/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top