[发明专利]纵向型半导体器件及其制造方法

说明书

技术领域

本发明涉及一种纵向型半导体器件及其制造方法。

背景技术

近年来，伴随着电子设备的低功耗化、高功能化以及高速化，便要求用在其中的半导体器件也低功耗化和高速化。一般情况下，为适应这些要求，在电子设备的数字/模拟、模拟/数字转换器中所用的半导体器件中也要求具有晶体管的通态电阻很小这样的特性。作为用以使晶体管的通态电阻小的一个方法是，增大单位面积上所布置的晶体管的密度。具体而言，就是沿着纵向布置半导体器件的栅电极的方法。在将该栅电极沿纵向布置的纵向型半导体器件中，源极区域和主体区域与栅电极上部相对，同时漏极区域与栅电极底部相对。

然而，在沿纵向布置栅电极的情况下，纵向型栅极的最上面的表面与形成有源极区域及主体区域的硅衬底表面存在于同一个平面上。因此，在将电极连接在源极区域或者主体-接触区域之际，有必要通过由凸形状的绝缘膜将纵向型栅极上部覆盖起来，来防止栅电极与源极区域或者主体-接触区域导通。

为此，有人提出以下半导体器件制造方法。在多个纵向型栅极平行着布置的纵向型半导体器件中，让纵向型栅极的最上面的表面后退到形成有源极区域和主体区域的硅衬底表面的下方，同时用绝缘膜将纵向型栅极上的凹部充填起来，这样来使绝缘膜的最上面的表面与形成有源极区域及主体区域的硅衬底表面存在于同一个平面上。根据该方法，无需用凸形状的绝缘膜覆盖纵向型栅极，便能够使纵向型栅极与源极区域或者主体-接触区域绝缘。

以下，参考图19，对专利文献1所公开的现有纵向型半导体器件及其制造方法进行说明。

在图19所示的纵向型半导体器件中，在第一导电型硅衬底19上，依次形成有由第一导电型外延层构成的漏极区域20和第二导电型主体区域21。形成有贯通主体区域21的沟槽31，沟槽31内隔着绝缘物质层(栅电极绝缘膜)22形成有纵向型栅极23。纵向型栅极23形成为在沟槽31的上部留下了凹部的样子，在该凹部内充填有绝缘膜26。在主体区域21上部的沟槽31附近形成有第一导电型源极区域25，同时在与主体区域21上部的源极区域25相邻接的区域形成有第二导电型主体-接触区域24。以下，将硅衬底19、漏极区域20、主体区域21、主体-接触区域24以及源极区域25合起来称为半导体衬底30。换句话说，纵向型栅极23的最上面的表面位于形成有源极区域25等的半导体衬底30表面的下侧。包括绝缘膜26上表面的半导体衬底30上隔着阻挡金属27形成有成为布线层的铝膜28。该布线层分别与主体-接触区域24和源极区域25保持电接触。

在图19所示的纵向型半导体器件中，漏极区域20、主体区域21以及源极区域25，分别在沟槽31的垂直壁面与绝缘物质层22接触。纵向型栅极23的上部与源极区域25相对，纵向型栅极23的底部与漏极区域20相对。

如上所述，图19所示的纵向型半导体器件，是一种充填在纵向型栅极23上的凹部的绝缘膜26的最上面与形成有源极区域25等的半导体衬底30的表面实质上存在于同一个面上的半导体器件。因为通过使用这样的结构能够对平坦的表面实施硬掩模工序，所以很容易制造半导体器件。

《专利文献1》日本专利第2662217号公报

发明内容

但是，在今后微细化进一步深入而使相邻的沟槽栅电极间的间隔变窄的情况下，在所述现有的纵向型半导体器件中，因为源极区域和主体区域的布置宽度也随着变窄，结果所存在的短处就是，源极区域和主体区域的接触面积变小，与布线材料的连接电阻增大。

本发明正是为解决上述问题而研究开发出来的，其目的在于：实现一种在不使源极区域和布线层的接触部分的面积减小的情况下，便能够使主体区域和布线层的接触部分的面积增大的纵向型构造的半导体器件。

-用以解决问题的技术方案-

为达成所述目的，本案发明人做出了以下发明。通过形成栅电极且在沟槽的上部留下凹部，同时在栅电极上形成绝缘膜来将凹部充填到中途，来将源极区域与布线层的接触部分设定在沟槽的壁面，同时将主体区域与布线层的接触部分(主体-接触区域)设定在沟槽壁面以及衬底上表面。而且，因为在埋入布线材料时，抑制了作为所述接触部分所用的凹部内产生空洞(void)，所以本案发明人又做出了将沟槽的壁上端的角部弄圆这一发明。