[发明专利]相变化存储器装置及其制造方法

说明书

技术领域

本发明有关于一种存储器元件及其制造方法，特别有关于一种相变化存储单元、相变化存储阵列结构及其制作方法。

背景技术

相变化存储器(Phase-Change Memory，简称PCM)具有非挥发性、高读取信号、高密度、高擦写次数以及低工作电压/电流的特质，是相当有潜力的存储器。为了满足高密度与降低电流密度的需求，传统相变化存储器的元件设计法则为缩小存储单元与加热电极的接触面积，以降低操作电流，进一步缩小晶体管的尺寸，达成高密度、大容量存储器装置的目的。然而碍于电流控制元件(一般以MOS晶体管为例)所提供的电流密度有限，因此需缩小存储单元与加热电极的接触面积。

相变化材料至少可呈现两种固态相，包括结晶态及非结晶态，一般利用温度的改变结构来进行两态间的转换。结晶相结构由于具规则性的原子排列，使其电阻较低。另一方面，非结晶相结构具有不规则的原子排列使其电阻较高，结晶相结构与非结晶相结构之间的电阻差异可高达四个数量级以上。因此，藉由简单的电性测量即可轻易区分出相变化材料的结晶态与非结晶态的状态。在各种相变化材料中，含锗(Ge)、锑(Sb)与鍗(Te)的合金已广泛应用至各种记录元件中。

由于相变化材料的相转变为一种可逆反应，因此相变化材料用来当作存储器材料时，是藉由非结晶状态与结晶状态两态之间的转换来进行存储。更明确地说，可利用结晶态与非结晶态之间电阻的差异来写入或读取存储位阶0与1。

传统相变化存储阵列的特征为构成的存储单元阵列中，各个存储单元包括一晶体管搭配一相变化存储材料层构件，又称1T-1R结构。美国专利第US 6,429,064号、第US 6,605,821号、第US 6,707,087号皆揭露相变化存储器结构，其共同特点为降低接触电极的厚度，以达到缩小元件的目的。更明确地说，相变化存储器所需的电流密度由相变化层与电极的接触面积所决定。降低相变化层与电极的接触面积即降低相变化存储器所需的电流密度。

图1是显示传统相变化存储阵列的平面示意图。请参阅图1，一半导体基板10具有晶体管阵列(未图示)由沿第一方向的导线20所串接。电极结构32与各个晶体管元件电性相连。电极结构32为一方形金属墙结构，围绕在一绝缘层34四周。一相变化存储层40设置于电极结构32与绝缘层34上，并且位于方形金属墙结构的一隅，以降低相变化存储层40与电极结构32的接触面积。降低相变化层与电极的接触面积即降低相变化存储器所需的电流密度。

然而，于图1中，相变化存储层40为平面的区块，其与电极结构32的接触面积，随着元件密度增加仍必须进一步缩小降低相变化层与电极的接触面积。

图2A-2C是显示另一种传统相变化存储阵列的示意图，其中图2A与2B分别显示沿X方向与Y方向的剖面示意图，图2C为平面示意图。请参阅图2A与2B，一金属栓塞55设置于一介电层50的下半部中，金属栓塞55的另一端与晶体管元件(未图示)连接。一电极结构60设置于介电层50的上半部中，且与金属栓塞55电性相连。电极结构60为一方形金属墙结构，围绕一绝缘层65。一介电层72设置于介电层50上，具有长条状开口露出部分的电极结构60。一相变化存储层74设置于介电层72上并填入长条状开口，使其与电极结构60的接触面积局限于长条状开口的宽度，因而进一步缩小相变化层与电极的接触面积。金属导线76设置于相变化存储层74上，作为相变化存储器的位线。保护层80设置于金属导线76上，以保护存储器结构。

为了更进一步增加相变化存储元件的集成度，因而需要进一步缩小相变化层与电极的接触面积。再者，传统的相变化存储元件皆为一晶体管搭配一相变化存储构件，又称1T-1R结构。1T-1R相变化存储器结构导致存储器元件阵列空间未能有效利用，而限制相变化存储元件的集成度。

发明内容

有鉴于此，本发明提出一种相变化存储单元设计及存储阵列结构，利用直立式电极结构与直立式相变化存储构件，缩小接触面积，并利用一电流控制元件搭配两相变化存储单元结构(1T-2R结构)，达到缩小存储元件单位面积即增加集成度的效果。

本发明提供一种相变化存储器装置，包括：一电流控制元件设置于一基板上；一直立式电极结构与该电流控制元件电性相连；以及一第一直立式存储层与该直立式电极结构上下直立形式堆迭并于一第一接触点接触，其中该直立式电极结构与该第一直立式存储层交会的第一接触点作为一第一相变化存储单元作用的相变化位置。