[发明专利]半导体器件及其制造方法无效
申请号: | 200710112194.4 | 申请日: | 2004-08-04 |
公开(公告)号: | CN101093856A | 公开(公告)日: | 2007-12-26 |
发明(设计)人: | 小野升太郎;川口雄介;中川明夫 | 申请(专利权)人: | 株式会社东芝 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/38;H01L29/423;H01L21/336 |
代理公司: | 永新专利商标代理有限公司 | 代理人: | 胡建新 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 及其 制造 方法 | ||
1.一种半导体器件,其特征在于,包括:
第1导电型的第1半导体层;
第2导电型的第2半导体层,形成在上述第1半导体层上;
第1导电型的第3半导体层,形成在上述第2半导体层中,与上述第1半导体层电分离;
沟槽,从上述第3半导体层的表面贯通上述第3半导体层,深度至少到达上述第1半导体层的附近;
第1绝缘膜,形成在上述沟槽的侧壁和底部;
第1电极,至少一部分形成在上述沟槽内的上述第1绝缘膜上,与上述第1至第3半导体层电分离,
上述第2半导体层的沿着上述沟槽的侧面的杂质浓度的分布具有上述第3半导体层与上述第2半导体层的界面附近的第1峰值、及在上述第2半导体层与上述第1半导体层的界面附近且低于上述第1峰值的第2峰值。
2.一种半导体器件,其特征在于,包括:
第1导电型的第1半导体层;
第2导电型的第2半导体层,形成在上述第1半导体层上;
第1导电型的第3半导体层,形成在上述第2半导体层中,与上述第1半导体层电分离;
沟槽,从上述第3半导体层的表面贯通上述第3半导体层,深度至少到达上述第1半导体层的附近;
第1绝缘膜,形成在上述沟槽的侧壁和底部;
第1电极,至少一部分形成在上述沟槽内的上述第1绝缘膜上,与上述第1至第3半导体层电分离,
上述第2半导体层的沿着上述沟槽的侧面的杂质浓度的分布至少在上述第2半导体层与上述第1半导体层的界面附近有峰值。
3.一种半导体器件,其特征在于,包括:
第1导电型的第1半导体层;
第2导电型的第2半导体层,形成在上述第1半导体层上;
第1导电型的第3半导体层,形成在上述第2半导体层中;
沟槽,从上述第3半导体层的表面贯通上述第3半导体层,深度至少到达上述第1半导体层的附近;
第1绝缘膜,形成在上述沟槽的侧壁和底部;
第1电极,至少一部分形成在上述沟槽内的上述第1绝缘膜上,
上述第2半导体层之中60%以上的区域,占上述第2半导体层的沿着上述沟槽的侧面的杂质浓度的最大值的40%以上。
4.如权利要求1至3任一项所记载的半导体器件,其特征在于,
元件的重复周期的最小宽度为X2μm、上述第2半导体层的夹着上述沟槽而对置的区域的宽度为X1μm时,上述X1、X2满足
0.05<X1/X2<0.25的关系。
5.如权利要求1至3任一项所记载的半导体器件,其特征在于,
上述第1绝缘膜的上述沟槽的底部附近的膜厚比上述沟槽的侧壁部分的膜厚还厚。
6.如权利要求1至3任一项所记载的半导体器件,其特征在于,
上述第2半导体层与上述第1半导体层的界面,在上述沟槽附近浅,在周边部分深。
7.如权利要求6所记载的半导体器件,其特征在于,
从上述第3半导体层的表面到上述第2半导体层的最深的底部为止的深度为Y2μm、从上述沟槽的最深的底部到上述第2半导体层的最深的底部为止的深度为Y1μm时,上述Y1、Y2为:
Y2<3μm
0<Y1<1.2μm。
8.如权利要求1至3任一项所记载的半导体器件,其特征在于,
还包括第2导电型的第4半导体层,设置在上述第2半导体层上,与上述第3半导体层相邻。
9.如权利要求1至3任一项所记载的半导体器件,其特征在于,
上述第1电极是多晶硅。
10.如权利要求1至3任一项所记载的半导体器件,其特征在于,
上述第1电极的一部分,上部从上述沟槽突出。
11.如权利要求10所记载的半导体器件,其特征在于,
还具有低电阻层,设置在从上述沟槽突出的上述第1电极的表面的至少一部分上。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝,未经株式会社东芝许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200710112194.4/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类