[发明专利]缺陷检查系统及缺陷检查方法

说明书

技术领域

[0001]

本发明涉及在半导体制造工艺中检查半导体的缺陷的缺陷检查系统、缺陷检查方法及程序。

背景技术

[0002]

以扫描电子显微镜(Scanning Electron Microscope；SEM)为代表的电子显微镜，作为半导体制造工艺的评价工具，至今仍然不可缺少，但是与光学显微镜相比虽然放大倍率很高但检查视野狭窄，现在为了用电子显微镜检查晶片的整个面，仍然需要付出很大的劳动及时间。因此，人们通常首先进行光学式的缺陷检查，根据晶片表面的缺陷的位置及大小的数据，高速抽出部位，再用电子显微镜观察光学式的缺陷检查所抽出的缺陷的形状。可是，仅仅认识缺陷的形状及大小、位置等，对于半导体图案的设计形状而言，难以揭示缺陷存在着多大的差异。

[0003]

因此，有人提议采用下述方法：使根据采用CAD(Computer AidedDesign)而获得的布局设计数据而产生图案的轮廓(以下称作“CAD数据”)，与用电子显微镜取得的缺陷图象重合，通过比较CAD数据和缺陷图象的形状对缺陷进行分类(参照专利文献1)。

[0004]

专利文献1：JP特开2000-294611号公报

[0005]

通常，在光学式的缺陷检查中，按照晶片上的芯片(管芯)，取得图形，再和别的芯片的取得图形进行比较，从而抽出形状不同的部位。抽出的部位，和其它的芯片的形状不同，包含例如异物附着在晶片上等因为半导体制造工艺而不规则地发生的缺陷(以下称作“随机缺陷”)的可能性很大。另一方面，伴随着半导体图案的细微化，对于图案形成而言的光学接近效应(Optical Proximity Effect；OPE)的影响正在逐年增大，容易发生起因于图案的布局、光学接近效应修正(Optical Proximity Correction；OPC)导致的掩模图案的形状或曝光器的动作状态及曝光条件等的缺陷。这种缺陷(以下称作“系统性缺陷”)，与随机缺陷不同，在各芯片中均相同地发生，所以难以在光学式检查中检出。

[0006]

因此，目前模拟根据实施了OPC处理的掩模图案的设计数据及曝光条件等，在预定的条件下曝光后，在晶片上形成的图案形状，对模拟获得的图案形状和CAD数据进行比较后，将形状的差异超过事先研究的基准的部位，作为OPC危险部位检出，从而检出发生系统性缺陷的危险性高的部位。

[0007]

可是，近几年来，半导体在急剧地高集成化的同时，电路结构也大大地复杂起来，即使不是存在附着物，但乍一看被加工成接近于CAD数据的形状的部位成为动作不良的原因的情况，屡见不鲜。这种缺陷，例如往往发生在实际动作时，对信号传输速度和电路动作的时刻的精度要求极其高的纤细的部位。这种伴随着电路动作上要求的加工精度的高低而发生的缺陷，如前所述，难以采用只根据形状检查缺陷的方法抽出。

发明内容

[0008]

本发明就是针对上述情况研制的，其目的在于提供能够抽出伴随着电路动作上要求的加工精度的高低而发生的缺陷的缺陷检查系统及缺陷检查方法。

[0009]

为了达到上述目的，本发明根据电路设计数据，将信号传输动作的精度比其它的部位要求高的电路上的关键路径，作为检查部位抽出，用SEM取得检查部位的图形。

[0010]

采用本发明后，能够抽出伴随着电路动作上要求的加工精度的高低而发生的缺陷。

附图说明

图1是表示本发明的一种实施方式涉及的缺陷检查系统的整体结构的示意图。

图2是表示本发明的一种实施方式涉及的缺陷检查系统具备的SEM式缺陷检查装置及SEM式缺陷评价装置的扫描电子显微镜(SEM)的简要结构的方框图。

图3是表示本发明的一种实施方式涉及的缺陷检查系统具备的计算机及服务器的简要结构的方框图。

图4是表示本发明的一种实施方式涉及的缺陷检查系统的整体结构的功能块图。

图5是表示本发明的一种实施方式涉及的缺陷检查系统具备的计算机的处理步骤的概要的流程图。

图6是表示本发明的一种实施方式涉及的缺陷检查系统具备的CAD过滤部实行的缺陷CAD过滤处理的具体步骤的流程图。

图7是表示本发明的一种实施方式涉及的缺陷检查系统具备的CAD过滤部实行缺陷CAD过滤处理中使用的区域数据的示意图。

图8是旨在解析由本发明的一种实施方式涉及的缺陷检查系统具备的CAD过滤部的检出缺陷和图案的位置关系而绘制的示意图。