[发明专利]半导体装置及电子设备

说明书

技术领域

本发明涉及一种半导体装置，特别涉及一种安装有存储器的半导 体装置。另外，本发明还涉及一种包括该半导体装置的电子设备。

背景技术

在安装有存储器的半导体装置中，存储器的功能是在决定半导体 装置的功能时非常重要的。例如，在安装有CPU和存储器的半导体装 置中，需要将由CPU处理的指令及处理所需的数据存储在存储器中。 另外，CPU按顺序读出存储器中的数据来进行处理。换句话说，为了 实现高功能化，CPU需要进行进一步复杂的处理，从而在安装有CPU 和存储器的半导体装置中需要安装大容量的存储器。另外，在安装有 存储器的半导体装置中，在很多情况下存储器的耗电量占半导体装置 的耗电量的大部分。

在非专利文献1中公开了安装有CPU(中央处理器)和存储器 的RFID(射频识别)装置(以下称作RFID)作为具有存储器的半导 体装置的一个例子，所述非专利文献1的著者之一是本发明的作者。 这种RFID被要求增加存储器的容量以实现高功能化且实现低耗电 化，它们是不容易同时实现的。

[非专利文献1]Hiroki Dembo以及其他人等(“RFCPUs on Glass and Plastic Substrates fabricated by TFT Transfer Technology” IEEE、TECHNICAL DIGEST OF INTERNATIONAL ELECTRON DEVICES MEETING、2005年12月5日、pp.1067-1069.)

在安装有存储器的半导体装置中，随着最近几年的存储器容量的 增加，当读出数据时的耗电量的增加很明显。尤其是，在高速进行数 据读出的ROM(只读存储器)中，当读出存储在其中的数据时，需 要预充电各个位线。因此，在读出ROM中的数据时耗电量的增加特 别大。

这里使用图5所示的掩模ROM的结构说明在现有的存储器中读 出数据的ROM的一个例子。另外，图5示出掩模ROM的框图。图6 是扩大图5的区域511的本发明的电路图。另外，图7是图6的掩模 ROM的电路图的时序图。

首先说明图5。在图5中，掩模ROM由地址信号线501、地址 输入缓冲器502、行译码器503、地线504(也称作GND线)、存储 器矩阵505、读使能信号线506、预充电电路507、列译码器508、数 据输出缓冲器509、以及数据信号线510构成。

在图5中，地址信号线501由10个地址信号线A0至A9构成。 存储器矩阵505由多个存储器单元构成。另外，数据信号线510由8 个数据信号线D0至D7构成。注意，这里所示的地址信号线501的数 量和数据信号线510的数量只是一个例子，不局限于此。

接着，使用图6说明图5中的区域511的结构。作为图5中的区 域511示出第n(n是自然数)字线601、第n+1字线602、第m(m 是自然数)位线603、第m+1位线604、对应于第n字线601和第m 位线603的交点而布置的第n行第m列的存储器单元605、对应于第 n+1字线602和第m位线603的交点而布置的第n+1行第m列的存 储器单元606、对应于第n字线601和第m+1位线604的交点而布置 的第n行第m+1列的存储器单元607、对应于第n+1字线602和第 m+1位线604的交点而布置的第n+1行第m+1列的存储器单元608、 第m预充电电路609、第m+1预充电电路610、读使能信号线611、 第m锁存电路612、第m+1锁存电路613、第m模拟开关614、第 m+1模拟开关615、第m选择信号线616、第m反相选择信号线617、 第m+1选择信号线618、第m+1反相选择信号线619、以及存储器的 输出数据信号线620。

另外，在本说明书中，将对应于第n字线和第m位线的交点而 布置的存储器单元称作第n行第m列的存储器单元。