[发明专利]半导体器件以及制造半导体器件的方法

权利要求书

1.一种半导体器件，包括：

半导体基片，其至少包括具有不同表面晶向的第一和第二器件区；

n型沟道场效应晶体管(n-FET)；以及

p型沟道场效应晶体管(n-FET)；

其中n-FET包括位于第一和第二器件区中的一个内的源区、漏区以及沟道区，其中p-FET包括位于第一和第二器件区中的另一个内的源区、漏区以及沟道区，以及其中n-FET和p-FET通过位于第一和第二器件区之间并被嵌入半导体基片内的导电连接器电连接。

2.权利要求1的半导体器件，其中凹进介电分隔件位于导电连接器下的第一和第二器件区之间。

3.权利要求1的半导体器件，其中第一和第二器件区中的一个包括硅上半导体(SOI)结构，以及其中第一和第二器件区中的另一个包括体半导体结构。

4.权利要求1的半导体器件，其中第一和第二器件区都包括SOI结构。

5.权利要求1的半导体器件，其中第一和第二器件区都包括体半导体结构。

6.权利要求1的半导体器件，其中导电连接器将n-FET的漏区或源区与p-FET的源区或漏区电连接。

7.权利要求1的半导体器件，其中n-FET的源区、漏区以及沟道区位于具有{100}表面晶向的第一器件区内，以及其中p-FET的源区、漏区以及沟道区位于具有{110}表面晶向的第二器件区内。

8.一种用于制造半导体器件的方法，包括：

形成至少包括具有不同表面晶向的第一和第二器件区的半导体基片，其中第一和第二器件区通过位于半导体基片内两者之间的介电分隔件被彼此分开；

使介电分隔件凹进以在第一和第二器件区之间形成间隙；

用导电材料填充该间隙，从而形成位于第一和第二器件区之间并被嵌入半导体基片内的导电连接器；以及

形成n-FET和p-FET，其中n-FET包括位于第一和第二器件区中的一个内的源区、漏区和沟道区，其中p-FET包括位于第一和第二器件区中的另一个内的源区、漏区和沟道区，以及其中n-FET和p-FET通过导电连接器被电连接。

9.权利要求8的方法，其中半导体基片的形成通过：

将一层或多层键合到具有第一表面晶向的第一半导体层，其中所述一层或多层至少包括具有第二、不同晶向的第二半导体层；

选择性地刻蚀所述一层或多层以形成至少一个开口，该开口延伸穿过所述一层或多层直到第一半导体层的上表面；

在所述至少一个开口的内侧壁上形成介电分隔件；

在第一半导体层的上表面上的至少一个开口内外延生长半导体结构，其中外延生长的半导体结构具有第一表面晶向；以及

对外延生长的半导体结构进行平面化以形成包括具有不同表面晶向的第一器件区和第二器件区的半导体基片，其中半导体结构的上表面被暴露在第一器件区，以及其中第二半导体层的上表面被暴露在第二器件区。

10.权利要求9的方法，其中所述一层或多层包括位于第二半导体层下的至少一个绝缘层，使得第二器件区包括被第二半导体层和该绝缘层限定的绝缘体上半导体(SOI)结构。

11.权利要求9的方法，其中第一半导体层位于绝缘层之上，使得第一器件区包括被该半导体结构、第一半导体层和绝缘层限定的绝缘体上半导体(SOI)结构。

12.权利要求8的方法，其中隔离区在间隙填充后且在n-FET和p-FET形成前紧邻第一和第二器件区形成。

13.权利要求8的方法，其中导电连接器将n-FET的漏区或源区与p-FET的源区或漏区电连接。

14.权利要求8的方法，其中n-FET的源区、漏区以及沟道区位于具有{100}表面晶向的第一器件区内，以及其中p-FET的源区、漏区以及沟道区位于具有{110}表面晶向的第二器件区内。

15.一种半导体基片，至少包括具有不同表面晶向的第一和第二器件区，其中导电连接器位于第一和第二器件区之间并被嵌入半导体基片内。

16.权利要求15的半导体基片，其中凹进的介电分隔件位于第一和第二器件区之间以及导电连接器下。