[发明专利]一种高效通用的QC－LDPC码译码器及其译码方法

权利要求书

1.一种高效通用的QC-LDPC码译码器，其特征在于，包括：

通用处理器(1)，用于根据QC-LDPC码校验矩阵的结构，对数据存储区(2)进行空间分配，同时为数据的寻址建立索引，以及用于对QC-LDPC码译码过程进行控制，对该译码过程中的各信息处理运算进行调度，并在该译码过程中实现包括奇偶校验、校验节点更新和变量节点更新的信息处理运算中的部分；

数据存储区(2)，用于存储所述译码过程中所需的信息，所述信息包括变量节点的初始信息、迭代过程中的校验节点信息和变量节点信息，所述数据存储区(2)以块为单位对所述信息进行存储；

硬件加速器(3)，用于在译码过程中实现包括奇偶校验、校验节点更新、变量节点更新的信息处理运算中的部分或全部；

当硬件加速器(3)用于完成译码过程中的部分信息处理功能时，余下的信息处理功能则由通用处理器(1)完成。

2.如权利要求1所述的译码器，其特征在于，所述硬件加速器(3)进一步包括：

数据接口(4)，用于对写入/读出数据的时序和格式进行适配；

数据缓存器(5)，用于存储信息处理过程中的中间变量；

运算单元(6)，用于完成对信息的运算处理；

控制单元(7)，用于对硬件加速器(3)的运行过程进行控制。

3.如权利要求2所述的译码器，其特征在于，所述数据缓存器(5)进一步包括：

符号缓存器(8)，用于存储变量节点信息的符号；

最小值缓存器(9)，用于存储参与同一个校验节点更新的变量节点信息绝对值的最小值；

索引缓存器(10)，用于存储取得所述最小值的变量节点的位置；

次小值缓存器(11)，用于存储参与同一个校验节点更新的变量节点信息绝对值的次小值。

4.如权利要求1所述的译码器，其特征在于，所述QC-LDPC码校验矩阵的同一行块或列块中的循环置换矩阵所对应的存储块在数据存储区(2)中连续排放。

5.如权利要求1所述的译码器，其特征在于，对于规则QC-LDPC码，其校验矩阵的同一行块或列块中的循环置换矩阵所对应的存储块在数据存储区(2)中连续或等间隔排放，

所述规则QC-LDPC码为每一个列块中循环置换矩阵的数量相同，并且每一个行块中循环置换矩阵数量也相同的QC-LDPC码。

6.如权利要求1所述的译码器，其特征在于，硬件加速器(3)为独立于通用处理器(1)之外的硬件电路，或者与通用处理器(1)集成的专用处理器，或者是在通用处理器(1)指令集的基础上针对QC-LDPC码译码增加的特殊指令集。

7.如权利要求1所述的译码器，其特征在于，所述奇偶校验与校验节点更新同时进行，以进一步提高译码吞吐量。

8.如权利要求1所述的译码器，其特征在于，所述校验节点更新与变量节点更新交替地进行，以加快译码收敛速度，减少迭代次数。

9.一种高效通用的QC-LDPC码译码方法，其特征在于，该方法采用软件的方式并辅以硬件加速器实现QC-LDPC码译码过程，具体包括如下步骤：

使用通用处理器(1)、根据QC-LDPC码校验矩阵的结构、对数据存储区(2)进行空间分配，同时为数据的寻址建立索引；

使用数据存储区(2)存储所述QC-LDPC码译码过程中所需的信息，包括变量节点的初始信息、迭代过程中的校验节点信息和变量节点信息，所述数据存储区(2)以块为单位对QC-LDPC码译码过程中所需的所述信息进行存储；

对数据存储区(2)进行初始化，然后由通用处理器(1)或硬件加速器(3)以行块为单位进行奇偶校验；

若所有行块的校验方程均满足，则判决输出，若有校验方程不满足，则在通用处理器(1)的调度下，由通用处理器(1)或硬件加速器(3)以行块为单位进行校验节点更新以及以列块为单位进行变量节点更新；

当硬件加速器(3)用于完成译码过程中的部分信息处理功能时，余下的信息处理功能则由通用处理器(1)完成；

所述通用处理器(1)与硬件加速器(3)之间以块为单位对信息进行传输；

若已达到最大迭代次数，则判决输出，否则再次进入奇偶校验的步骤，开始新一次的迭代。