[发明专利]一种半导体列阵器件的微沟道叠层封装方法无效

专利信息
申请号: 200710120051.8 申请日: 2007-08-08
公开(公告)号: CN101364547A 公开(公告)日: 2009-02-11
发明(设计)人: 刘媛媛;方高瞻;马骁宇 申请(专利权)人: 中国科学院半导体研究所
主分类号: H01L21/50 分类号: H01L21/50;H01L21/56;H01S5/00;H01S5/40
代理公司: 中科专利商标代理有限责任公司 代理人: 周国城
地址: 100083北*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 半导体 列阵 器件 沟道 封装 方法
【说明书】:

技术领域

发明涉及光电子技术领域,尤其涉及一种半导体列阵器件的微沟道叠层封装方法,该半导体列阵器件体积小,封装密度高,是高能固体激光器和光纤激光器的理想泵浦源。

背景技术

大功率半导体激光器列阵器件属于非通讯类的半导体激光器,是半导体有源器件大家族中的一个重要组成部分。由于功率大、电光效率高、波长范围广、体积小且易于电调制的优点,是高能固体激光器重要的泵浦源之一,在军事、工业等领域有广阔的应用前景。

随着对激光功率密度的要求越来越高,如何提高大功率半导体激光器的封装密度,使其更趋于小型化,是研究的热点之一。大功率半导体激光器的叠层封装形式结构简单,容易实现高功率密度输出,一直以来用于准连续大功率半导体列阵器件的制作。

近年来,随着一种小型散热器—微沟道热沉的出现,高占空比和连续的大功率半导体列阵器件也可采用叠层封装形式。

发明内容

(一)要解决的技术问题

有鉴于此,本发明的主要目的在于提供一种半导体列阵器件的微沟道叠层封装方法,以实现高功率密度输出。

(二)技术方案

为达到上述目的,本发明的技术方案是这样实现的:

一种半导体列阵器件的微沟道叠层封装方法,该方法包括:

将大功率半导体列阵器件12封装在单片微沟道热沉13上,形成单片微沟道器件18;

将若干个形成的单片微沟道器件18叠层粘结在一起,形成叠层器件;

对形成的叠层器件进行烘烤,实现对半导体列阵器件的微沟道叠层封装。

上述方案中,所述将大功率半导体列阵器件12封装在单片微沟道热沉13上,形成单片微沟道器件18的步骤包括:将大功率半导体列阵器件12的正极朝下,出光面朝上焊接在微沟道热沉13上,再将负电极片11焊接在所述大功率半导体列阵器件12的出光面上;将绝缘材料15与微沟道热沉13粘结在一起,将垫片14与绝缘材料15粘结,形成单片微沟道器件18。

上述方案中,所述焊接负电极片11与所述大功率半导体列阵器件12采用软焊料铟,焊接温度为200摄氏度;所述粘结绝缘材料15与微沟道热沉13,以及垫片14与绝缘材料15采用硅胶,在粘结过程中,微沟道热沉13、绝缘材料15和垫片14的通水孔17和固定孔16相互对齐。

上述方案中,所述微沟道热沉13和负电极片11采用易于散热的金属材料紫铜或无氧铜,所述垫片14采用金属材料紫铜;

所述负电极片11的厚度为0.1mm,大功率半导体列阵器件12的厚度为0.1mm,微沟道热沉13的厚度为0.9mm,绝缘材料15的厚度微0.1mm,垫片14的厚度为1.2mm。

上述方案中,所述负电极片11和垫片14采用线切割工艺制成,负电极片11的形状为片状或刷子状。

上述方案中,所述大功率半导体列阵器件12为占空比大于等于20%的高占空比和连续的大功率半导体激光器列阵器件。

上述方案中,所述将若干个形成的单片微沟道器件18叠层粘结在一起,形成叠层器件的步骤包括:将若干个单片微沟道器件18相互之间用硅胶粘结起来,正负电极串联,夹在固定上压块23和下压块21中间,用螺钉20拧紧固定,通水孔24与单片微沟道器件18的通水孔17相配,固定螺钉20与单片微沟道器件18的固定孔16相配。

上述方案中,所述单片微沟道器件18之间在电学上采用串联,制冷方式采用并联,上压块23和下压块21分别作为叠层器件的负、正极,工作时与驱动源的相应电极相连。

上述方案中,所述下压块21的通水孔24和微沟道热沉13的通水孔17用于对叠层器件进行制冷,大功率半导体列阵器件12之间的水路为并联方式,制冷物质采用去离子水或纯净水。

上述方案中,所述对形成的叠层器件进行烘烤的步骤包括:将形成的叠层器件在高温80摄氏度下烘烤2小时,使硅胶固化,实现对半导体列阵器件的微沟道叠层封装。

(三)有益效果

从上述技术方案可以看出,本发明具有以下有益效果:

1、本发明提供的这种半导体列阵器件的微沟道叠层封装方法,通过将大功率半导体列阵器件12(以下简称为bar条)封装在单片微沟道热沉13上形成单片微沟道器件18,然后将若干个形成的单片微沟道器件18叠层粘结在一起形成叠层器件,并对形成的叠层器件进行烘烤,实现了高功率密度输出。

2、利用本发明提供的这种半导体列阵器件的微沟道叠层封装方法,器件的封装间距可以达到1.2mm,该技术指标与国际上同类产品相比,处于领先地位。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院半导体研究所,未经中国科学院半导体研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200710120051.8/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top