[发明专利]一种部分耗尽的SOI MOS晶体管的制备方法有效

专利信息
申请号: 200710121802.8 申请日: 2007-09-14
公开(公告)号: CN101136338A 公开(公告)日: 2008-03-05
发明(设计)人: 张盛东;李定宇;陈文新;韩汝琦 申请(专利权)人: 北京大学
主分类号: H01L21/336 分类号: H01L21/336
代理公司: 北京君尚知识产权代理事务所 代理人: 贾晓玲
地址: 100871*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 部分 耗尽 soi mos 晶体管 制备 方法
【权利要求书】:

1.一种部分耗尽的SOI MOS晶体管的制备方法,包括以下步骤:

1)采用SOI结构的半导体晶片,其具有一层埋置绝缘层,一层未或轻掺杂的半导体薄膜,一半导体衬底,埋置绝缘层位于半导体薄膜和半导体衬底之间;

2)光刻、刻蚀半导体薄膜,形成有源区,然后生长栅介质层;

3)淀积栅电极层和牺牲介质层,光刻、刻蚀形成栅电极图形;

4)以栅电极图形为掩模,对源区、漏区进行反向梯度分布的离子注入掺杂,形成重掺杂区;

5)再次淀积牺牲介质层,回刻后在栅电极两侧形成侧墙,以形成的栅电极侧墙和顶部介质层为掩膜腐蚀掉两侧显露的栅介质层,使两侧半导体层表面露出;

6)腐蚀轻掺杂的半导体薄膜层表面部分,腐蚀到高掺杂区时停止;

7)选择腐蚀半导体薄膜层的高掺杂区,当到达轻掺杂区时腐蚀自然停止,形成直到栅电极边界处的空洞;

8)淀积绝缘介质,填充上述空洞,回刻去除表面的绝缘介质;

9)腐蚀掉栅电极两侧和顶部的牺牲介质层后再生长另一薄介质层;

10)离子注入掺杂源区、漏区和栅电极,并用倾斜离子注入方法掺杂沟道区的底部,然后回刻上述薄介质层以形成栅电极侧墙;

11)最后进入常规CMOS后道工序,包括硅淀积钝化层、开接触孔以及金属化,制得所述的部分耗尽SOI MOS晶体管。

2.如权利要求1所述的部分耗尽的SOI MOS晶体管的制备方法,其特征在于:所述步骤1)中埋置绝缘层上的半导体薄膜由一种半导体材料构成或两种半导体材料叠加构成。

3.如权利要求2所述部分耗尽的SOI MOS晶体管的制备方法,其特征在于:所述步骤4)中的离子注入在半导体膜层为两种半导体薄膜的情况下,重掺杂区位于下层。

4.如权利要求1所述的部分耗尽的SOI MOS晶体管的制备方法,其特征在于:所述步骤4)中对源区、漏区进行反向梯度分布的离子注入掺杂,注入的杂质为BF2,注入能量为20KeV-50KeV,注入剂量为4×1014cm-2-10×1014cm-2

5.如权利要求1所述的部分耗尽的SOI MOS晶体管的制备方法,其特征在于:所述步骤7)中选择腐蚀半导体薄膜层的高掺杂区所采用的腐蚀溶液为,氢氟酸、硝酸和乙酸混合物,配方为40%HF∶70%HNO3∶100%CH3COOH,以体积比1∶3∶8混合。

6.如权利要求1所述的部分耗尽的SOI MOS晶体管的制备方法,其特征在于:所述步骤10)用倾斜离子注入方法掺杂沟道区的底部,注入的倾斜角度为15~60°,注入能量30~70KeV,注入剂量1×1014cm-2-10×1014cm-2

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京大学,未经北京大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200710121802.8/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top