[发明专利]用于操作电阻存储单元的方法和存储电路

说明书

技术领域

本发明涉及一种用于从电阻存储单元，更具体地，从导电桥式随机存取存储单元(或CBRAM存储单元)读取存储数据的方法。

本发明还涉及一种包括电阻存储单元的存储电路。

背景技术

在CBRAM存储电路中，信息存储在CBRAM存储单元中，每个CBRAM存储单元都包括至少一个电阻存储元件。电阻存储元件可以获取各种电阻状态，其中，可以通过设置电阻存储元件的电阻状态来确定待存储的信息。为了估计CBRAM存储单元的内容，必须估计各个存储单元的电阻存储元件的电阻值。这可以通过施加电压并测量流过CBRAM存储单元的得到电流来执行。为了能够在读出信息的同时不改变电阻存储元件的电阻状态，为此目的而施加至电阻存储元件的电压不准超出一定的电压范围，例如，100mV到200mV之间。因此，电阻存储元件的电阻状态的电阻值一般为10⁴Ω到10⁹Ω之间，从而导致流过存储单元的电流在100pA和10μA之间的范围内。在通常用作CBRAM存储电路的电路系统中，电流在1μA以下，然而，由于不能被分辨，因而，检测为0μA。在单级设计中，即，在CBRAM电阻存储单元中存储二进制数据的情况下，电位读出放大器(potential sense amplifier)将借助于5μA的参考电路来估计流过存储单元的电流，以在两个逻辑状态之间进行区分。在CBRAM存储电路的多级设计中，对于CMOS电路系统已相对小的发信号电流(signalling current)被进一步分为若干单个值。当每个存储单元存储2位时，单元电流约等于10μA(状态“11”)、6.66μA(状态“10”)、3.33μA(状态“01”)、以及0μA(状态“00”)，这就需要对发信号电流有至少1.66μA的分辨率，而借助于常规电路系统来实现这样的分辨率是很复杂的。

因而，需要提供一种用于从CBRAM存储单元读取存储数据(memory datum)的方法，该可以避免上述缺点，并且借助于本方法，尤其是在多级设计中，可以以可靠的方式执行CBRAM存储电路的电阻存储元件的状态检测。此外，需要提供一种CBRAM存储电路，其中，可以以改进的方式从CBRAM存储单元读取信息。

发明内容

根据第一方面，提供了一种用于从电阻存储元件读取存储数据的方法，该方法采用了由控制值控制的可控选择晶体管。该方法包括检测流过电阻存储元件的单元电流，根据所检测到的单元电流设置控制值，以及根据控制值提供存储数据。

根据另一方面，提供了一种用于读取存储数据的存储电路，该存储电路包括由控制值控制的选择晶体管、和设置为电阻状态的电阻存储元件。存储电路还包括估计单元，用于检测流过电阻存储元件的单元电流，以便根据所检测的单元电流设置控制值并根据该控制值提供存储数据。

附图说明

为了可以更详细地了解本发明的上述特征，可以参考附图中一部分示出的实施例来对以上经过简单概述的本发明进行更具体的描述。然而，应注意，附图仅示出了本发明的典型实施例，因此不应限制本发明的范围，本发明可以有其他等效实施例。

图1是包括CBRAM存储单元的传统CBRAM存储电路的示意图；

图2是根据实施例的CBRAM存储电路的框图；

图3是根据本发明实施例的CBRAM存储电路的详细电路图；

图4是在想象的CBRAM存储单元的电阻存储元件的不同电阻处的单元电流对栅极电压的特性曲线；

图5是用于CBRAM存储电路的读电路的详细示意图；以及

图6是用于CBRAM存储电路的写电路的示意图。

具体实施方式

图1示出了常规的CBRAM存储电路1的一部分。为了简明和便于说明，仅在字线3和位线4的交点示出了一个CBRAM存储单元2。存储单元2包括与电阻存储元件6串联连接的选择晶体管5，该电阻存储元件在位线4和由板极电位源(未示出，plate potentialsource)提供的预定板极电位V_PL之间。

具体地，选择晶体管5的第一端子(源极或漏极端子)连接至位线4，以及选择晶体管5的第二端子(漏极或源极端子)连接至电阻存储元件6的第一端子。电阻存储元件6的第二端子连接至板极电位V_PL。选择晶体管5的控制端子(栅极端子)连接至字线3。