[发明专利]层积体的研磨量检测元件、晶体、以及层积体的研磨方法

说明书

技术领域

本发明涉及一种在层积体研磨中所使用的研磨量检测元件、晶圆、以及采用该研磨量检测元件进行层积体研磨的方法，尤其是涉及硬盘装置用薄膜磁头的研磨加工中所使用的研磨量检测元件的结构。

背景技术

硬盘装置用薄膜磁头的制造大致经过晶圆工序、磁头滑块工序、以及组装工序。晶圆工序是指，利用薄膜制造技术在晶圆上形成读取元件(磁场检测传感器)或写入元件的过程。磁头滑块工序是指，将晶圆切割成长形条，并对这些长形条进行研磨从而形成介质对置面，同时分离每个磁头滑块的过程。组装工序是指，将完成的磁头滑块组装成磁头折片组合等的最终产品的过程。在本说明书中，把进行研磨加工之前的，将成为长形条或磁头滑块的介质对置面的一面称为研磨面。

在磁头滑块工序中，通过切断及研磨加工，由晶圆制作出具有规定尺寸的多个磁头滑块。在该磁头滑块工序中，对研磨面进行研磨而形成介质对置面的工序是决定磁头滑块特性、尤其是决定读取元件特性的重要工序，因此要求其有纳米级的尺寸精度，并提出了各种实施方案。作为其中的一种方案，揭示了一种并非在实际成上成为元件的部位上，而是在后工序中将被切断的切断间隙部上设置测量用元件，并测量该元件的阻抗值，同时为获得规定尺寸而对该元件进行研磨的方法。此研磨方法的技术概况如下所述。

在晶圆工序中，通常在将成为磁头滑块的元件部位的周围形成切断间隙部。在向纵横方向延伸的切断间隙部中，沿着其中的一个方向将晶圆切割成长形条，这些长形条上交替配置有将成为磁头滑块的部位，以及与被切断的切断间隙部相交叉的切断间隙部。在加工成长形条时位于磁头滑块部之间的切断间隙部上，事先在晶圆工序中形成一种被称为RLG(Resistance Lapping Guide)或ELG(Electric Lapping Guide)的，研磨介质对置面时所使用的阻抗膜。另外，读取元件是事先从将成为介质对置面的一面伸出而形成的，因此阻抗膜的形成也要与此相结合，即从将成为介质对置面的一面伸出。而且阻抗膜的两端则与设置在晶圆切断间隙部表面的2个触片电气连接着。当研磨所述研磨面时，读取元件也会被研磨。与此同时所述阻抗膜也会被研磨，随着其横截面积的减少电阻将会发生变化。此时，通过电线接头或探针将2个触片连接到测量器上，并测量其电阻。如果事先求出阻抗膜的阻抗值与研磨量之间的关系，则根据监测阻抗值就可以控制读取元件的研磨量。

由于在该方法中所利用的并非是将成为元件的部位，而是最终将被切断的部位，因此具有可以防止ESD(静电放电)等原因导致的破坏的优点。而且，像TMR(隧道磁阻效应)元件进行研磨时由于所谓的涂沫物而无法正确检测元件阻抗的情况下，也能通过该方法有效地进行测量。在专利文献1中，2个触片形成为三角形，并将各自长边相邻接，以使配置成整体呈长方形的形状。根据此方法，可以减少连接在各触片上的电线等被缠在一起或相互干涉的可能性，因此即使设置触片的部位狭窄也能设置好触片。

专利文献1：特开2002-245606号公报

由于触片是通过电线接头或探针与探测器连接的，因此要求这些触片具有一定的大小。在使用电线接头的情况下，由于受到电线接头的线径、电线接头机的精度等限制，因而需要保证触片具有一定的尺寸。在使用探针法的情况下，也会受到探针直径的约束，因而触片间需要保持一定的距离，以使增加触片的设置面积。而且，现有技术中，为了确保触片的设置面积，需要设置一定程度大小的切断间隙部。

然而，增大切断间隙部会牵连着从相关一张晶圆中获取磁头滑块的个数减少的现象。

而切断间隙部与磁头滑块的大小无关，因而随着今后磁头滑块小型化的发展，切断间隙部在晶圆中所占的比率相对增加，并且由于高密度集成与采集多个的原因，限制成本的降低。还有，如果进行磁头滑块的小型化，则磁头滑块的高度(与介质对置面垂直方向上的磁头滑块的尺寸)也会减少，这样不仅对测量产生严重影响而且很难设置2个触片。当选择飞米级的磁头滑块(femtoslider)时，磁头滑块的高度是比皮米磁头滑块(pico slider)小70μm的230μm，设法对应触片的形状及配置也存在一定的局限性。