[发明专利]具备非易失性半导体存储器的存储器系统

权利要求书

1.一种存储器系统，包括：

非易失性半导体存储器，其具备各自包括能够保持数据的存储单元的多个存储块，各个存储块内的数据被一并地擦除，在每一个上述存储块内，上述数据以作为多个上述存储单元的集合的页为单位一并地写入；以及

控制器，其对上述非易失性半导体存储器传送写入数据和第1行地址，并且发布所传送的上述第1行地址的变更指令和与该第1行地址不同的第2行地址；

其中，上述非易失性半导体存储器，在没有发布上述变更指令时，将上述写入数据写入与上述第1行地址对应的上述存储单元；在发布了上述变更指令时，将上述写入数据写入与上述第2行地址对应的上述存储单元，而无需再次接收写入数据；

上述控制器对于上述非易失性半导体存储器依次输出第1写入指令、上述第1行地址、上述写入数据以及第2写入指令，并且当发布上述变更指令时，在向上述非易失性半导体存储器输出上述写入数据之后，依次向上述非易失性半导体存储器输出上述变更指令和上述第2行地址；

上述第2写入指令在输出上述第2行地址之后，向上述非易失性半导体存储器输出；

上述第1写入指令是使上述非易失性半导体存储器知道数据的写入动作开始的指令；

上述第2写入指令是使上述非易失性半导体存储器将上述写入数据写入上述存储块的指令。

2.根据权利要求1所述的系统，其中，上述控制器在上述写入数据的数据大小小于页大小时，发布上述变更指令和上述第2行地址；

上述第2行地址对应于与对应于上述第1行地址的上述存储块不同的上述存储块。

3.根据权利要求1所述的系统，其中，上述控制器在从主机设备接收了上述数据的写入访问的结束或者中断指令时，判定上述数据的数据大小是否小于页大小。

4.根据权利要求1所述的系统，其中，上述写入数据是FAT文件系统的管理数据。

5.一种存储器系统，包括：

非易失性半导体存储器，其具备各自包括能够保持数据的存储单元的多个存储块，各个存储块内的数据被一并地擦除，在每一个上述存储块内，上述数据以作为多个上述存储单元的集合的页为单位一并地写入；以及

控制器，其控制上述非易失性半导体存储器的动作；

其中，上述非易失性半导体存储器包括：

上述存储块；

第1缓冲器电路，其与上述存储块之间以上述页为单位交换数据，并能够保持1页量的数据；以及

第2缓冲器电路，其与上述第1缓冲器电路和上述控制器之间以小于或等于1页量的数据大小的数据单位交换数据，并能够保持1页量的数据；其中，上述控制器对于上述非易失性半导体存储器发布数据的读出指令、第1行地址和第2行地址；

上述非易失性半导体存储器，将与上述第1行地址对应并且包含小于上述页大小的第1数据的第1页数据读出到上述第2缓冲器电路，进而将与第2行地址对应并且包含小于上述页大小的第2数据的第2页数据读出到上述第1缓冲器电路；

上述第1缓冲器电路仅仅将上述第2页数据之中的上述第2数据传送到在上述第2缓冲器电路中保持上述第1数据以外的区域。

6.根据权利要求5所述的系统，其中，上述第2缓冲器电路向上述控制器传送上述第1数据和上述第2数据；

上述控制器对所传送的上述第1数据和第2数据进行错误检测，在检测到上述错误时进行错误修正，并向上述第2缓冲器电路传送已进行了上述错误修正的至少上述第1、第2数据中的任意一个；

在由上述控制器进行了上述错误修正时，将已进行了错误修正的上述至少第1、第2数据中的任意一个写入上述非易失性半导体存储器。

7.根据权利要求6所述的系统，其中，在没有检测到错误时，上述控制器不向上述第2缓冲器电路传送上述第2数据；

将在上述第2缓冲器电路中保持的上述第1、第2数据写入上述非易失性半导体存储器。