[发明专利]半导体封装体及其制造方法

说明书

本申请是申请日为2005年5月10日、申请号为200510069446.0、发明名称为“半导体封装体及其形成方法”的申请的分案申请。

技术领域

本发明是关于一种半导体封装元件及其制造方法，特别是关于一种含堆叠的半导体晶片的封装体及其制造方法。

背景技术

随着对电子元件的小型化、轻量化及多功能化的需求日渐增加，而导致半导体封装体密度的增加，以缩小其尺寸及组装时所占的面积。为满足上述的需求所发展出的技术中，其中一种便是将多个裸晶或已封装的晶片堆叠在一封装体中，例如美国专利US6,650,019所揭示。

图1为一剖面图，是显示一已知的半导体封装体100，具有堆叠的晶片102与104。封装体100为一球栅阵列(ball gridarray；BGA)封装体，其基板110的下表面形成有多个软焊料球状接点(solder ball；业界通称“锡球”)106，是作为封装体100的I/O接点。封装体100包含传统的互联基板110及固定于其上表面的第一半导体晶片102。第二晶片104则堆叠、固定于第一晶片102的上表面。晶片102与104通常具有多个I/O焊垫112于个别的上表面的边缘周边部。

基板110则包含可挠式的树脂基板、刚性的玻璃纤维-铜箔层积基板、可剥离式的共烧陶瓷(co-fired ceramics)基板、金属导线架或是其它业界通用的基板，视封装体100的封装形式而定。图1所示用于BGA封装体100的互联基板110包含一绝缘层114例如为聚酰亚胺树脂，层积于导电层116与118之间。导电层116与118各包含铜或铝等金属，是分别作为基板110的上表面与下表面。

导电层116与118的图案化通常是使用微影与蚀刻的技术，以定义焊线焊垫120与上层电路116的连接线、及下层电路118的焊垫122。焊垫120与上层电路116的连接线(未绘示)通常经由贯穿绝缘层114的贯穿孔123，例如镀有导电层(未绘示)的贯穿孔，电性连接于软焊料焊垫122。可在导电层116及/或118上涂覆一绝缘的防焊层(未绘示)，上述防焊层具有一开口，曝露焊线焊垫120及/或焊垫122，上述防焊层可防止因软焊料异常的扰动所导致各焊垫120之间或各焊垫122之间的桥接。

在图1中，第一晶片102通常是使用一粘着层124固定于基板110上。第一晶片102并借由多个导电焊线126电性连接于基板110，其中导电焊线126通常为金或铝，连接于晶片102上的焊垫112与基板110上的焊垫120之间。

第二晶片104是以粘着层128固定于第一晶片102的上表面，其水平边缘是大体上位于第一晶片102的中央区域内，并在第一晶片的焊垫112的内侧。如此，粘着层128实质上不会接触或覆盖焊垫112或连接于其上的导电焊线126。粘着层128的位置是使位于第一晶片102上的第二晶片104与连接于焊垫112上的导电焊线126保持适当的距离，避免与其接触，可防止焊垫112与导电焊线126发生短路或受到破坏，并因此定义出位于粘着层128的周围、第一晶片102与第二晶片104之间的周边区域130。第二晶片104可以和第一晶片102一样，以焊线的方式电性连接至基板110。亦可以再增加一或更多的晶片，以相同的手段，依序堆叠于第二晶片104的表面上。

图2为一剖面图，是显示一已知的封装体，其具有两个堆叠的晶片150与152及和上述晶片交错配置的粘着剂154。例如，如果晶片粘着的机台的精确度控制不佳时，较好为引进另一种机制，以精确控制分布于晶片150与152相对表面间的粘着剂154的接合厚度(bond line thickness)。上述机制可借由如图2所示的方式来达成，其使用未硬化而成流体状的粘着剂154，具有一定数量的微球体156，微球体156的直径与所需要的粘着剂154的厚度大体相同。在图2中，是将第二晶片152压至粘着剂154上，使得第二晶片152的下表面接触到微球体156。第二晶片152的下表面与第一晶片150的上表面之间是介有大体上单层的微球体156。

适用于微球体156的材料很广泛，例如玻璃、聚合物、二氧化硅、氮化硅或聚四氟乙烯(polytetrafluorethylene；PTFE)。微球体156的制造方面，可使用许多已知的技术，例如以吸取或吹送的方式，驱动一熔融的材料经过一喷嘴，在高压下散成雾状，然后借由空气、水或油浴，将不同尺寸的球体冷却或硬化。接下来可将微球体156过筛，经过不同尺寸的筛网，依照不同的直径将其分类。