[发明专利]浅沟隔离结构的制备方法

说明书

技术领域

本发明涉及一种浅沟隔离结构的制备方法，特别涉及一种集成旋涂介电材料(spin-on-dielectric，SOD)和高密度等离子化学气相沉积(high density plasma CVD，HDPCVD)介电材料的浅沟隔离结构的制备方法。

背景技术

常规的半导体工艺为了避免电子元件相互干扰而产生短路现象一般采用局部硅氧化法(local oxidation of silicon；LOCOS)或浅沟隔离法(shallow trench isolation；STI)电气隔离芯片上的电子元件。由于局部硅氧化法形成的场氧化层占据芯片较大面积，且会伴随形成鸟嘴现象，因此目前先进半导体工艺多采用浅沟隔离法电气隔离电子元件。

图1到图4例示常规浅沟隔离结构10的制备方法。首先，在硅衬底12上形成遮罩15，其包含垫氧化层14和氮化硅层16，所述遮罩15具有开口18。之后，利用非等向性蚀刻工艺在所述开口18下方的硅衬底12中形成多个沟道20，其中所述沟道20环绕主动区域22。

参考图3，形成填满所述沟道20的氧化硅层，再进行平坦化工艺(例如，化学机械研磨工艺)以局部去除所述遮罩15上方的氧化硅层而在所述沟道20中形成介电区块26。之后，进行湿式蚀刻工艺，利用热磷酸溶液完全去除所述氮化硅层16，但在所述沟道20中保留所述垫氧化层14和所述介电区块26而形成所述浅沟隔离结构10。然而，如果所述氧化硅层的质量不佳，那么后续的湿式蚀刻工艺易于在所述主动区域22与所述介电区块26的交界处形成凹部28，如图4所示。

发明内容

本发明的主要目的是提供一种集成旋涂介电材料和高密度等离子化学气相沉积介电材料的浅沟隔离结构的制备方法，其可应用于填满高纵横比(high aspect ratio)的沟道。

为了达成上述目的，本发明提出一种浅沟隔离结构的制备方法，其在半导体衬底上形成具有至少一开口的遮罩，并在所述开口下方的半导体衬底中形成环绕主动区域的沟道，再在所述沟道的内壁处形成衬层。之后，在所述沟道中形成第一介电区块，再在所述第一介电区块上形成第二介电区块，其中所述第一介电区块的表面低于所述半导体衬底的表面。

根据上述目的，本发明提出一种浅沟隔离结构的制备方法，其在半导体衬底上形成具有至少一开口的遮罩，再在所述开口下方的半导体衬底中形成沟道，其中所述沟道环绕主动区域。之后，在所述沟道的内壁处形成衬层，再进行旋涂工艺以形成旋涂介电层，其填满所述沟道并覆盖所述半导体衬底表面。接着，局部去除所述半导体衬底表面和所述沟道上部的旋涂介电层再进行高温氧化致密工艺使得所述旋涂介电层的表面低于所述半导体衬底的表面，并形成填满所述沟道并覆盖所述半导体衬底表面的沉积介电层，再局部去除所述半导体衬底表面的沉积介电层。

与常规技术相比，本发明是先利用填沟能力较佳的旋涂介电层填入所述高纵横比沟道的下部，再利用高密度等离子化学气相沉积工艺在所述沟道的上部形成质量较佳的沉积介电层。如此，本发明不仅具有较佳的填沟能力而且可应用于高集积度的先进工艺，还可避免在所述沟道与所述主动区域的交界处形成凹部而影响电子元件的电气特性。

附图说明

图1到图4例示常规浅沟隔离结构的制备方法；且

图5到图12例示本发明的浅沟隔离结构的制备方法。

具体实施方式

图5到图12例示本发明的浅沟隔离结构30的制备方法。首先，在半导体衬底(例如，硅衬底)32上形成遮罩35，其包含垫氧化层34(厚度例如为150埃)和氮化硅层36(厚度例如为650埃)，所述遮罩35具有多个开口38。之后，利用所述遮罩35为蚀刻遮罩，进行非等向性蚀刻工艺以在所述开口38下方的半导体衬底32中形成多个沟道40，其中所述沟道40的深度可为3100埃，宽度可为1200埃，且环绕主动区域42，如图6所示。

参考图7，进行热氧化工艺以在所述沟道40的内壁和遮罩35上形成衬层44(厚度例如为65-80埃)。所述衬层44可为氧化硅层或氮化硅层。之后，进行旋转涂布工艺以形成旋涂介电层46，其厚度可为450纳米以填满所述沟道40并覆盖所述半导体衬底32的表面，如图8所示。明确地说，旋转涂布工艺是将液态的介电材料填入所述沟道40，具有较佳的填沟能力，可应用于填满高纵横比的沟道。