[发明专利]数字通信系统中计算误差度量的装置和方法

权利要求书

1. 一种数字通信系统中计算误差度量的装置，包括：

决定单元，用以接收输入数据流以产生至少一输入比特流；

组合逻辑单元，耦接于所述的决定单元，用以根据多项式误差校验方程式，对所述的至少一输入比特流的延迟比特和目前比特执行组合逻辑运算，以产生误差校验比特流；以及

累加器，耦接于所述的组合逻辑单元，用以累加所述的误差校验比特流的试验次数，并且根据所述的试验次数中正确结果的次数，产生名义上的误差校验数。

2. 如权利要求1所述的数字通信系统中计算误差度量的装置，其特征在于，所述的决定单元为切割单元，当接收到的输入数据流为符号流时，用以将所述的数据流转换成编码比特流。

3. 如权利要求1所述的数字通信系统中计算误差度量的装置，其特征在于，所述的决定单元为转换单元，当接收到的输入数据流为并行编码比特时，用以将所述的并行编码比特转换成串行编码比特流。

4. 如权利要求1所述的数字通信系统中计算误差度量的装置，其特征在于，所述的组合逻辑单元包括：

延迟线电路，具有串联连接的多个延迟元件，用以存储所述的至少一输入比特流的固定长度序列；以及

异或逻辑门，具有多个输入端，根据与所述的至少一输入比特流的固定长度序列有关的所述的多项式误差校验方程式分别耦接于所述的延迟线电路的所述的多个延迟元件的部分输出端，以对所述的多个延迟元件的部分输出端执行逻辑运算并且输出所述的误差校验比特流。

5. 如权利要求1所述的数字通信系统中计算误差度量的装置，其特征在于，进一步包括：

映射单元，耦接于所述的累加器，用以根据所述的名义上的误差校验数和估测符号错误率间的预定关系，将所计算出的所述的名义上的误差校验数转换成所述的输入数据流的估测符号错误率。

6. 如权利要求5所述的数字通信系统中计算误差度量的装置，其特征在于，所述的预定关系为线性近似或分段式线性近似。

7. 如权利要求1所述的数字通信系统中计算误差度量的装置，其特征在于，进一步包括：

突发错误检测单元，耦接于所述的累加器，用以在预定时间期间内，根据从所述的累加器所累加产生的所述的名义上的误差校验数，检测突发错误。

8. 如权利要求7所述的数字通信系统中计算误差度量的装置，其特征在于，所述的突发错误是通过比较所述的名义上的误差校验数与固定、单电平、多电平及可适应性的临界值中的至少一个来检测而得，以在所述的预定时间期间内判断所述的突发错误是否发生。

9. 如权利要求1所述的数字通信系统中计算误差度量的装置，其特征在于，所述的输入数据流符合8电平残留边带调制标准、国际电信联盟建议书J83附录B标准、或欧洲数字电视广播标准。

10. 如权利要求1所述的数字通信系统中计算误差度量的装置，其特征在于，所述的累加器包括：

加法器，用以将所述的误差校验比特流与反馈数量流相加，以产生累加数量流；

缓冲器，用以存储所述的累加数量流，以形成所述的反馈数量流；以及

产生装置，用以根据存储在所述的缓冲器中的所述的累加数量流及所述的反馈数量流，产生所述的名义上的误差校验数。

11. 如权利要求10所述的数字通信系统中计算误差度量的装置，其特征在于，所述的缓冲器具有对应于所述的输入数据流的多个可能穿刺位置的多个缓冲元件，用以存储所述的累加数量流以形成所述的反馈数量流。

12. 如权利要求11所述的数字通信系统中计算误差度量的装置，其特征在于，进一步包括选择装置，其根据具有最小值的所述的累加数量流选择出所述的多个可能穿刺位置中的一个，并且根据对应于所述的所选择的穿刺位置的最小值，产生所述的名义上的误差校验数。

13. 一种数字通信系统中计算误差度量的方法，包括：

根据输入数据流，产生至少一输入比特流；

根据多项式误差校验方程式，对于所述的至少一输入比特流的延迟比特和目前比特执行组合逻辑运算，以产生误差校验比特流；以及

累加所述的误差校验比特流的多个试验次数；并且

根据所述的多个试验次数中的多个正确结果次数，产生名义上的误差校验数。