[发明专利]半导体装置

说明书

技术领域

本发明涉及一种半导体装置，特别涉及一种PIN二极管装置及其制造方法。

背景技术

利用反熔丝(anti-fuse)层储存数字数据的半导体存储器阵列型存储器元件已广为本领域技术人员开发。例如，Vyvoda等人在美国专利第US6,490,218号中所揭示的数字存储器及系统用以储存多位数字数据。上述存储器包括一种三维的存储单元阵列，其存储单元应用反熔丝层设在二极管的正极(P)与负极(N)之间。当反熔丝层是完好的，正极和负极就彼此断路，所以能阻断二极管的正向电流。因此，通过写入电压电流于存储单元使反熔丝层被破坏而将存储单元编程，因而降低存储单元的电阻。此时，存储单元的正极和负极在反熔丝层接通，也因此形成PN二极管。当存储单元的电阻为低态时，表示反熔丝层已被破坏，所储存的内容读作“1”或“0”。反之，当存储单元的电阻为高态时，表示反熔丝层保持完好，所储存的内容和反熔丝层已被破坏时相反，即读作“0”或“1”。

Johnson等人在美国专利第US6,525,953号及早期公开第2003/0064572号中揭示了垂直型堆叠、电可编程非易失性存储器及其制造方法。此外，美国专利第US6,591,394号、第US6,624,485号、第US6,627,530号及第US6,653,712号也揭示了各种不同的垂直堆叠、电可编程非易失性存储器装置。

图1A为显示传统具有反熔丝层的一次可编程存储单元的结构示意图。图1B为显示图1A的传统一次可编程存储单元的等效电路图。上述存储单元1包括两个端点、字线10及位线11。在上述两端点之间，存储单元包含柱状堆叠结构12，包括P型掺杂硅层13、未掺杂硅层15、N型掺杂硅层14及反熔丝层16。反熔丝层16在初始状态下做为绝缘层，在此状态下，二极管并未导通。当反熔丝层16被破坏后，位线11可通过柱状堆叠结构12的PN二极管导通至字线10，因而形成作为开关装置(switch)的导通PN二极管。

一旦上述存储单元结构形成，PN二极管12的电压与电流的对应关系具有不对称特性，亦即，PN二极管12的正向与反向电流差异极大。采用PN二极管12的目的即在于确保流经各存储单元的电流本质上具有单一方向性。此单一方向性确使，在解码时各存储单元具有独立的电流路径。使得个别的存储单元具有独立的独/写路径，而不会受到其他存储单元的状态影响。

美国专利第U.S.7,026,212号、第U.S.6,952,030号与第U.S.6,960,495号各别揭示三维单片化(monolithic)存储单元及其制造方法。其工艺步骤的顺序及材料的选用降低各存储单元的深宽比，进而改善填隙步骤的可靠度以及避免蚀刻底切(undercut)发生。

图2A至图2E为显示传统一次可编程存储单元的工艺步骤各步骤的分解示意图。请参阅图2A，首先提供半导体基板100。接着，在该半导体基板100上依序沉积缓冲层110及第一导电层120。半导体基板100可包括单晶硅基板、蓝宝石上硅(silicon-on-sapphire)基板、介电绝缘基板或绝缘层上硅(silicon-on-insulator)基板。缓冲层110可包括氮化钛(TiN)、钽(Ta)或氮化钽(TaN)，用以做为粘结层或扩散阻障层。第一导电层120可包括钨、铝、铜或掺杂硅层。

请参阅图2B，蚀刻该缓冲层110及该第一导电层120以形成沿第一方向(即x方向)的导线150a与150b。接着，在该半导体基板100上形成第一介电层150，并将第一介电层150平坦化以露出该导线150a与150b，如图2C所示。第一介电层150的材料包括二氧化硅、硼掺杂硅酸盐(BSG)、硼磷掺杂硅酸盐(BPSG)、氟掺杂硅酸盐(FSG)、四乙氧基正硅酸盐(TEOS)。

请参阅图2D，在该第一介电层150上形成胶着层155。PIN混成硅层170包括在胶着层155上形成的N⁺型掺杂硅160a、未掺杂硅160b及P⁺型掺杂硅160c。接着，将该PIN混成硅层170图案化成半导体柱170a与170b，分别做为PIN二极管，如图2E所示。