[发明专利]多位存储装置和存储系统

说明书

技术领域

本发明涉及一种非易失性存储装置和包含该非易失性存储装置的存储系统。更具体地，本发明涉及电可编程/可擦除非易失性存储单元和相关存储系统。

背景技术

由于使用上的方便，在当前很多主机的设计中，例如闪存等电可编程/可擦除非易失性存储器迅速地替代了其它类型的非易失性存储器，例如可擦可编程只读存储器(EPROM)或掩模型只读存储器(掩模型ROM)。例如，现在闪存普遍用于存储可编程编码。

的确，随着相关半导体制造技术的进步，越来越多地在例如数字静态相机和便携音频装置等装置中应用闪存以提供大存储容量。当前的研究集中于使闪存提供更大得多的数据存储容量，从而它可以更易于引入视颜和视频记录装置、HDD替换等等之中。

用于改进闪存的数据存储容量的一个重要技术是应用多位存储单元和相关编程方法。为了在传统闪存单元中存储数据，电荷聚积在每一存储单元内的浮置栅上或从该浮置栅放电。在传统的1位闪存单元中，在有关两个阈值电平分布上存储数据(即，两个浮置栅电平状态等同于“0”和“1”的数字逻辑状态)。。

然而，在适用于存储多位数据的闪存单元中，定义至少三种或典型地四种阈值电平状态。例如，在能够存储2位数据的闪存单元中，定义存储单元的四种阈值电平分布，分别对应于“00”、“01”“10”和“11”的数字逻辑状态。应用这种电平分布的扩展范围，可以在单个存储单元中存储2位数据。根据设计选择，可以将数字逻辑状态指定为相应的电平分布。然而，应用数量增大的电平分布来表示多位数据状态必然地降低了各种阈值电平分布之间的电平容限。

图1显示了单个位(或电平)闪存单元(SLC)的典型的阈值电平分布(即第一和第二状态)与多位存储单元(MLC)的典型的阈值电平分布(即第一到第四状态)相比较的情况。

从图1中可以看出，单个位闪存单元的阈值电平分布具有相当大的电平容限(即，间隔)。这种大的电平容限使得所存储的数字逻辑状态之间的辨别相对容易。另一方面，多位闪存单元的阈值电平分布分别由减小得多的电平容限间隔。

在多位闪存单元的浮置栅中积聚电子或从浮置栅中放电的处理(即，定义所需电平分布的处理)需要所施加的控制电平关于将底层基底和浮置栅分离的绝缘层所定义的绝缘层能量势垒的精确平衡。存在影响这些处理的多种制造和操作变化。例如，如果绝缘层比所设计的薄或厚，或如果施加的控制电平太高或太低，则可能出现数据编程误差。多位闪存单元中的电平分布之间的降低的容限恶化所述变化的效果。

另外，随着时间的过去电荷可能从浮置栅中渗漏。渗漏电荷可能最终导致电平分布变化以及错误的数据状态。最终，安全地存储电荷的闪存单元容量倾向于随时间减小(即，在多次编程和读取之后)。

与多位闪存单元相比，这些数据保存和数据编程难题中的很多实际上在单个位闪存单元中很普遍。然而，大多数单个位闪存的数据传送速度优于多位闪存。

图2图示了传统非易失性存储装置的示例性存储单元阵列。存储单元阵列由单个位电可擦除可编程存储单元(EEPROM单元)形成，每个单元具有一个浮置栅。所属领域技术人员应该理解，虽然图2中图示的存储单元阵列对应于一个存储块，然而在存储单元阵列中可以提供多个存储块。通过使EEPROM单元的阈值电平在表示“1”的逻辑状态的低电平值和表示“0”的逻辑状态的高电平值之间进行变化来实现在每个EEPROM单元的浮置栅中存储电荷。

在稳定状态条件下，浮置栅可以很好地保持任何不确定存储的电荷。然而，由于高能电荷注入和发射机构用于反复地处理浮置栅中的电荷状态，因此经常在围绕浮置栅的绝缘层(例如，隧道氧化物)内形成绝缘缺陷和电荷陷阱。所述缺陷和陷阱发展产生了可靠性问题，在对存储单元施加写入和擦除操作期间通常最为明显。也就是说，可以从浮置栅经隧道氧化物中的缺陷和陷阱发射所存储的电子(即放电)。另外，当控制栅极具有在读取期间对其施加的电源电平时，浮置栅缓慢地积聚附加的电子。

不受控制的和不期望的损失(渗漏)或在浮置栅中积聚的电荷不可避免地导致用于EEPROM存储单元的阈值电平的提高或降低。所述阈值电平漂移导致随机出现数据位误差。由于该结果，大多数当前的非易失性存储器包括用于检测和/或校正随机位误差的误差校正电路(ECC)或误差校正控制方法。