[发明专利]形成半导体器件的精细图案的方法

说明书

技术领域

本发明总的来说涉及形成具有超过光刻极限的间距的半导体器件精细图案的方法。

背景技术

由于诸如计算机等信息媒体的普及，半导体器件技术已经取得快速地发展。半导体器件必须高速操作并且具有高的存储容量。因此，半导体器件的制造技术必须制造出具有改进的集成度、可靠度及数据读取特征的高容量存储器件。

为了提高器件的集成度，已经开发出用于形成更精细图案的光刻技术。光刻技术包括使用诸如ArF(193nm)和VUV(157nm)的化学增幅型深紫外线(DUV)光源的曝光技术、以及将适合曝光光源的光阻材料显影的技术。

半导体器件的处理速度取决于图案的线宽。举例而言，当减小图案线宽时，便会增加处理速度，从而改进器件性能。因此，根据半导体器件的大小控制图案线宽的临界尺寸是很重要的。

下面描述一种形成半导体器件精细图案的传统方法。

在半导体基板之上形成基层，然后借助于光刻工序在该基层之上形成光阻图案。通过将光阻剂涂覆于该基层上并在所得到的结构上进行曝光与显影工序而获得该光阻图案。利用光阻图案作为蚀刻掩模而蚀刻基层，然后除去光阻图案以形成基层图案。

然而，由于受到光刻设备的分辨率限制，难以减小图案的线宽。

发明内容

本发明的各种不同实施例旨在提供形成具有超过光刻法极限的间距的半导体器件精细图案的方法。

根据本发明的一个实施例，一种形成半导体器件精细图案的方法包括：在包括基层的半导体基板之上形成光阻图案。在所述光阻图案以及所述包括基层的半导体基板之上形成含硅聚合物层。将所得到的包括所述含硅聚合物层、所述光阻图案及所述包括基层的半导体基板的结构进行曝光并烘烤，以便于在所述光阻图案与所述含硅聚合物层之间的界面处形成交联层。将经曝光与烘烤所得到的结构进行显影，从而在所述光阻图案的侧壁上形成厚度基本上恒定的所述交联层。蚀刻所述交联层，直到所述光阻图案的顶部露出为止。然后除去所述光阻图案，以形成包括所述交联层的精细图案。利用所述精细图案作为蚀刻掩模将所述基层图案化，以形成基层图案。

在一个实施例中，一种形成半导体器件精细图案的方法包括：在包括基层的半导体基板之上形成硬掩模膜。在所述硬掩模膜之上形成第一光阻图案。在所述第一光阻图案与所述硬掩模膜之上形成第一含硅聚合物层。将所得到的包括所述第一含硅聚合物层、所述第一光阻图案以及所述硬掩模膜的结构进行曝光并烘烤，以便于在所述第一光阻图案与所述第一含硅聚合物层之间的界面处形成交联层。将经曝光与烘烤所得到的结构进行显影，从而在所述第一光阻图案的侧壁上形成厚度基本上恒定的第一交联层。蚀刻所述第一交联层，直到所述第一光阻图案的顶部露出为止。然后除去所述第一光阻图案，以形成包括所述第一交联层的精细图案。利用所述精细图案作为蚀刻掩模将所述硬掩模膜图案化，以形成硬掩模膜图案。在所述硬掩模膜图案之间形成第二光阻图案。在所述第二光阻图案、所述硬掩模膜图案及所述基层上形成第二含硅聚合物层。将所得到的包括所述第二含硅聚合物层、所述第二光阻图案及所述硬掩模图案的结构进行曝光并烘烤，以便于在所述第二光阻图案与所述第二含硅聚合物层之间的界面处形成第二交联层。将经曝光与烘烤所得到的结构进行显影，从而在所述第二光阻图案的侧壁上形成厚度基本上恒定的所述第二交联层。蚀刻所述第二交联层，直到所述第二光阻图案的顶部露出为止。然后除去所述第二光阻图案，以形成包括所述第二交联层的第二精细图案。利用所述第二精细图案和所述硬掩模膜图案作为蚀刻掩模将所述基层图案化。所述硬掩模膜包括非晶碳层。

第一含硅聚合物与第二含硅聚合物含有环氧基作为可交联官能团。具体而言，通过曝光工序从光阻图案产生的酸渗透至含硅聚合物层内，并使环氧基的键合断裂。在烘烤工序中，含硅聚合物中的分离环氧基的端部与光阻材料的羟基交联。在后续显影工序中除去在交联层的形成过程中所未涉及的含硅聚合物，而在光阻图案上形成已与光阻图案交联的交联层。

附图说明

图la至lf是示出根据本发明实施例的形成半导体器件精细图案的方法的横截面图。

具体实施方式

下面将参考附图详细说明本发明。

图1a至1f是示出根据本发明实施例的形成半导体器件精细图案 的方法的横截面图。

图1a示出在半导体基板11之上形成的基层13。基层13可以是字线、位线、金属线、及其组合。

将光阻膜(未显示)涂覆于基层13上。利用曝光掩模在该光阻膜上执行曝光与显影工序，以形成线宽为W1的光阻图案15。