[发明专利]曝光掩模及使用该曝光掩模制造半导体器件的方法

说明书

技术领域

本发明整体涉及制造半导体器件的方法。更具体地，本发明涉及使用曝光掩模制造半导体器件的方法。

背景技术

随着半导体器件的设计规格显著减小，单元晶体管的栅极电阻值增大。因此，平面式晶体管结构在栅极电阻和临界电压方面存在限制。已经研究出在不增大设计规格的情况下保证通道长度的方法。为了在保持栅极的较小临界尺寸(CD)的同时延长通道长度，已经研究出凹式通道结构。在凹式通道结构中，半导体基板是凹陷的，在凹陷的半导体基板上方形成栅极，以延长有效通道长度。

图1和图2是示出用于制造半导体器件的现有技术方法的视图。在半导体基板10上方形成限定有源区14的器件隔离结构12。使用线式掩模图案(未示出)通过光刻工序蚀刻掉有源区14的一部分，以形成凹陷区16。在有源区14上方以及凹陷区16中形成栅极氧化膜(未示出)。在有源区14和凹陷区16上方依次形成栅极多晶硅层(未示出)、钨层(未示出)和栅极硬掩模层(未示出)。使用栅极掩模通过光刻工序将栅极硬掩模层、钨层和栅极多晶硅层图案化，以形成凹式栅极(未示出)。

如图2所示，由于半导体器件中的高集成度，有源区14在其纵向上的临界尺寸和工序裕量不足。当形成凹陷区16时，在位置“A”处使相邻有源区14的边缘受到损坏，这会导致器件故障。

发明内容

根据本发明的实施例涉及一种用于凹式栅极的曝光掩模。该曝光掩模包括凹式栅极图案，该凹式栅极图案在有源区的边缘和相邻的凹陷区之间具有足够的裕量，从而防止在形成凹陷区时在有源区的边缘产生损坏，由此改进器件的特性。

根据一个实施例，提供一种用于在具有多个有源区的半导体基板上方形成凹式栅极的曝光掩模，所述曝光掩模包括：透明基板；以及凹式栅极图案，其包括布置在所述透明基板上方的多条栅极线，所述凹式栅极图案还包括具有第一线宽的第一部分和具有第二线宽的第二部分，所述第二线宽小于所述第一线宽。在所述第二部分中，所述凹式栅极图案的相邻元件以距离t间隔开，其中0＜t＜1/5F，F是两条相邻栅极线之间的距离。

根据另一个实施例，提供一种用于制造半导体器件的方法，所述方法包括以下步骤：在半导体基板上方形成光阻膜，所述半导体基板具有限定有源区的器件隔离结构；使用凹式栅极掩模曝光和显影所述光阻膜，以形成光阻图案；使用所述光阻图案选择性地蚀刻所述半导体基板，以形成凹陷区；去除所述光阻图案；以及在所述半导体基板上方形成凹式栅极。所述凹式栅极掩模包括凹式栅极图案，所述凹式栅极图案包括具有第一线宽的第一部分和具有第二线宽的第二部分，所述第二线宽小于所述第一线宽，其中，在所述第二部分中，所述凹式栅极图案的相邻元件间隔开。

根据另一实施例，提供一种用于制造半导体器件的方法，所述方法包括以下步骤：提供半导体基板，所述半导体基板具有限定有源区的器件隔离结构；以及使用上述曝光掩模选择性地蚀刻所述半导体基板，以形成凹陷区。

根据另一实施例，提供一种用于在半导体基板上形成凹式栅极的曝光掩模，所述曝光掩模包括：隔离的凹式栅极图案，所述隔离的凹式栅极图案沿其短轴线在至少一侧具有至少一个凸出部分。

附图说明

图1和图2是示出用于制造半导体器件的方法的视图；

图3是示出根据本发明实施例的曝光掩模的布置图；

图4是示出根据本发明另一实施例的曝光掩模的布置图；

图5是示出根据本发明实施例的曝光掩模的横截面图；

图6a至图6e是示出根据本发明实施例的用于制造半导体器件的方法的视图；以及

图7是示出通过根据本发明实施例的用于制造半导体器件的方法形成的凹陷区的SEM照片。

具体实施方式

图3是示出根据本发明实施例的曝光掩模的布置图。在半导体基板20中形成器件隔离结构22，以限定有源区24。使用波浪形掩模图案(未示出)通过光刻工序蚀刻掉有源区24的一部分，以形成凹式栅极区26。在凹式栅极区26中，靠近有源区24边缘的部分的临界尺寸比凹式栅极区26的其余部分的临界尺寸小4nm。在有源区24和凹式栅极区26中的半导体基板20上方形成栅极氧化膜(未示出)。在半导体基板20上方以及凹式栅极区26中依次形成栅极多晶硅层(未示出)、钨层(未示出)和栅极硬掩模层(未示出)。使用栅极掩模通过光刻工序将栅极硬掩模层、钨层和栅极多晶硅层图案化。