[发明专利]用于绝缘体上的硅槽刻蚀方法

说明书

技术领域

本发明涉及集成电路的生产方法，具体地说是一种用于CMOS/SOI(绝缘体上硅)材料的硅槽刻蚀工艺，本发明可以解决高低压兼容SOI CMOS工艺中的全介质隔离问题。

背景技术

在功率集成电路中，由同一衬底上的器件注入到衬底的载流子会被邻近的大面积功率器件所收集，可能会引起功率器件的误开启，这也是限制结隔离的功率器件大规模集成的一个主要因素。而随着SOI技术的日趋成熟，其所能提供的较理想的隔离结构正被日益广泛地应用于高压器件的设计中。

在SOI技术中，器件可以通过硅槽刻蚀和LOCOS氧化(指局部氧化技术，即用抗蚀剂掩蔽和各向异性的干法腐蚀刻蚀出氮化硅/垫底氧化层的组合层，使得后续场氧化工艺中有源器件不会被氧化的技术)来实现硅岛的全介质隔离，从而很好地实现功率器件的集成。

完全干法硅槽刻蚀+LOCOS氧化隔离工艺流程如图A-1～A-4所示：

(1)第1步如图A-1所示，SOI材料先经过热氧化形成SiO₂层4，然后采用LPCVD淀积(低压化学气相淀积)形成SiN层5；

(2)第2步进行光刻形成硅槽刻蚀窗口，如图A-2所示；

(3)第3步如图A-3所示，对硅槽窗口进行干法刻蚀，腐蚀掉SiN层5、SiO₂层4和部分硅膜3(硅膜的刻蚀深度约为0.7～1.2μm)，形成硅槽；

(4)第4步如图A-4所示，对硅槽进行LOCOS氧化，该过程形成的SiO₂层7和埋氧层2相连形成SOI硅槽的全介质隔离。

针对顶层硅膜为1～1.5μm的SOI材料，上述方法存在明显缺点：为了避免过长的LOCOS氧化过程，图A-3所示的硅槽必然刻蚀地很深(0.7～1.2μm)，这将导致经过图A-4所示的LOCOS氧化后，硅槽区和非硅槽区的垂直台阶不仅很大而且形貌很陡直，这会增加后续多晶以及金属的淀积以及刻蚀的难度，对整个流片工艺产生不利影响。

发明目的

本发明的目的在于寻求一种用于绝缘体上的硅槽刻蚀方法，以减缓完全干法硅槽刻蚀+LOCOS氧化隔离工艺中，硅槽形貌过于陡直的状况；同时减少硅槽刻蚀+LOCOS氧化隔离工艺中的LOCOS氧化过程；并开发一种适用于1～1.5um顶层硅膜的SOI材料的全介质隔离方案，该方案可以适用于不具备CMP或者硅槽填充设备的工艺线，代替STI工艺实现全介质隔离。

本发明所提供的工艺方案见图2-1～2-6，用硅槽湿法腐蚀+干法硅槽刻蚀代替常规的完全干法硅槽刻蚀。

本发明的具体工艺流程如下所述，详情见附图2-1～2-6；

用于绝缘体上的硅槽刻蚀方法，包括位于衬底硅1上的埋氧层2，在埋氧层2上有顶层硅3，其特征是：

步骤一、先在顶层硅3上进行传统的热氧化，形成SiO₂层4，再在SiO₂层4淀积SiN，形成SiN层5；如图B-1所示；

步骤二、在SiN层5上涂常用的光刻胶6，并留出一个没有涂光刻胶6的区域，对该区域进行传统的光刻，形成硅槽刻蚀窗口，如图B-2所示；

步骤三、再对硅槽刻蚀窗口进行等离子体反应刻蚀，腐蚀掉SiN层5与SiO₂层4，露出顶层硅3，所述等离子体气体的主要成分为SF₆(90sccm)、He(50sccm)；如图B-3所示；sccm是指在标准大气压下，每分钟流过的气体体积，体积单位为立方厘米；

步骤四、用混合酸对露出的顶层硅3进行各向同性的硅槽腐蚀，腐蚀深度0.3～0.6μm；所述混合酸包括5.59份的HNO₃、0.134份的HF、2.27份的H₂O，单位为体积份；如图B-5所示；

步骤五、对上述经混合酸腐蚀过的顶层硅3继续进行等离子体反应刻蚀，形成硅槽，刻蚀深度0.3～0.6μm，等离子体的主要气体成分包括Cl₂(70sccm)、He(150sccm)；如图B-6所示；

步骤六、对硅槽进行传统的LOCOS氧化，形成的氧化层7和埋氧层2相连形成SOI硅槽的全介质隔离。