[发明专利]半导体装置之制造方法及半导体装置无效
申请号: | 200710135854.0 | 申请日: | 2007-07-30 |
公开(公告)号: | CN101145527A | 公开(公告)日: | 2008-03-19 |
发明(设计)人: | 田中茂树;长谷部一 | 申请(专利权)人: | 株式会社瑞萨科技 |
主分类号: | H01L21/50 | 分类号: | H01L21/50;H01L21/60;H01L23/488;H01L23/495 |
代理公司: | 北京律盟知识产权代理有限责任公司 | 代理人: | 王允方;刘国伟 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 装置 制造 方法 | ||
1.一种半导体装置的制造方法,其特征在于,具有如下工序:(a)工序,准备引线框,所述引线框具有沿着厚度方向相互位于相反侧的第1主面及第2主面,且具有在每个单位区域中的芯片搭载部及多个引线;(b)工序,在所述引线框的所述芯片搭载部的第2主面上,搭载所述半导体芯片;(c)工序,通过焊接线电性连接所述半导体芯片和所述引线框的所述多个引线;(d)工序,以覆盖所述多个引线的各引线的一部分,整个所述半导体芯片及整个所述焊接线的方式,形成封装体;(e)工序,在所述多个引线中,对从所述封装体中露出的部分进行镀敷处理;以及(f)工序,切割所述引线框的一部分,使所述封装体从所述引线框分开,且对所述(a)工序中的引线框实施如下工序,(a1)在所述引线框的所述多个引线的各引线的第2主面中,在并未接合有所述焊接线且由所述封装体覆盖的部分中,在和所述多个引线的各引线的第2主面交叉的方向上,以横切所述多个引线的各引线长度方向的方式,形成凹槽,(a2)在所述引线框中所述多个引线的各引线第2主面上,对接合有所述焊接线的部分,以相对靠近所述半导体芯片的位置的压溃量大于相对远离所述半导体芯片的位置的压溃量的方式进行压溃加工,(a3)对所述引线框中所述多个引线接合有所述焊接线的部分,实施镀敷处理。
2.根据权利要求1所述的半导体装置的制造方法,其特征在于,在所述(a)工序中所述引线框的所述多个引线的各引线第2主面侧,接合有所述焊接线的部分,形成有相对于所述多个引线的各引线第2主面倾斜的第3主面。
3.根据权利要求1所述的半导体装置的制造方法,其特征在于,所述(a2)中所述引线框的所述多个引线的各引线的压溃量,大于所述(a3)中的镀敷的厚度。
4.一种半导体装置的制造方法,其特征在于,具有如下工序:(a)工序,准备引线框,所述引线框具有沿着厚度方向相互位于相反侧的第1主面及第2主面,且具有在每个单位区域中的芯片搭载部及多个引线;(b)工序,在所述引线框的所述芯片搭载部的第2主面上,搭载所述半导体芯片;(c)工序,通过焊接线电性连接所述半导体芯片和所述引线框的所述多个引线;(d)工序,以覆盖所述多个引线中的各引线的一部分,整个所述半导体芯片及整个所述焊接线的方式,形成封装体;(e)工序,在所述多个引线中,对从所述封装体中露出的部分进行镀敷处理;以及(f)工序,切割所述引线框的一部分,使所述封装体从所述引线框分开,且所述(a)工序具有如下工序:(a1)工序,在所述引线框中所述多个引线的各引线第2主面中,并未接合有所述焊接线且由所述封装体覆盖的部分上,在和所述多个引线的各引线第2主面交叉的方向上,以横切所述多个引线的各引线长度方向的方式,形成凹槽;(a2)工序,在所述引线框中所述多个引线的各引线第2主面中,对接合有所述焊接线的部分施行压溃加工;(a3)工序,对所述引线框中所述多个引线接合有所述焊接线的部分,实施镀敷处理;以及(a4)工序,在上下引线框的第1主面和第2主面相对向的状态下,在厚度方向上堆积所述(a1)~(a3)工序后的多个所述引线框,且在所述(a2)工序中,对所述多个引线的各引线,以相对靠近所述半导体芯片的位置的压溃量,大于相对远离所述半导体芯片的位置的压溃量的方式实施压溃加工。
5.根据权利要求4所述的半导体装置的制造方法,其特征在于,在所述(a2)工序中,在所述多个引线的各引线第2主面侧接合有所述焊接线的部分,形成相对所述多个引线的各引线第2主面倾斜的第3主面。
6.根据权利要求4所述的半导体装置的制造方法,其特征在于,所述(a2)工序中的压溃量大于所述(a3)工序中实施镀敷的厚度。
7.一种半导体装置,其特征在于,具有:封装体,其具有沿着厚度方向相互位于相反侧的第1主面及第2主面;半导体芯片,其封装于所述封装体的内部;芯片搭载部,其封装于所述封装体的内部且搭载有所述半导体芯片;多个引线,其一部分从所述封装体的第1主面露出;以及多个焊接线,其封装于所述封装体的内部,且电性连接所述半导体芯片和所述多个引线,且在所述多个引线的各引线第2主面上,接合有所述焊接线的部分被压溃加工,而在所述多个引线的各引线第2主面上,接合有所述焊接线且经过所述压溃加工的部分,被实施镀敷处理,并且在所述多个引线的各引线第2主面上接合有所述焊接线的部分上,相对靠近所述半导体芯片的位置的压溃量,大于相对远离所述半导体芯片的位置的压溃量。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社瑞萨科技,未经株式会社瑞萨科技许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200710135854.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:闪速存储器装置及其编程方法
- 下一篇:电动机起动器
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造