[发明专利]非易失性存储器

说明书

技术领域

本发明涉及半导体非易失性存储器。本发明特别涉及能够电写入和电擦除的半导体非易失性存储器(EEPROM：Electrically Erasableand Programmable Read Only Memory)。

背景技术

近年来，以便携式计算机和手机等的便携式设备为代表的具有多功能和高功能的小型半导体器件得到迅速发展。伴随此，半导体非易失性存储器作为构成半导体器件的存储器而引人注目。虽然半导体非易失性存储器在存储容量方面不如磁盘，但在集成密度、耐冲击性、耗电、写入读出速度等方面具有优异的性能。最近，已开发了在半导体非易失性存储器的问题点即可改写次数和数据保持时间上具有充分性能的半导体非易失性存储器，由此，有积极地采用半导体非易失性存储器作为磁盘的代替品的趋势。

半导体非易失性存储器大致可分成全功能EEPROM和快闪存储器的两种类型。全功能EEPROM是能够每一位地擦除的半导体非易失性存储器，并可以每一位地进行写入、读出和擦除中的任何操作。全功能EEPROM在集成率和成本上不如快闪存储器，但具有高功能。另一方面，快闪存储器是对整个存储器进行一次擦除或以块单位进行擦除的半导体非易失性存储器，并通过牺牲每一位的擦除动作来实现高集成密度和低成本。

在快闪存储器中，当改写一位数据时需要擦除整个数据。因此，快闪的耗电量比全功能EEPROM高，而且，由于在不需要改写的存储单元中也进行改写，所以可靠性降低。当然，快闪不能应用到需要一位擦除动作的用途上。

在此，通过举出全功能EEPROM作为常规的半导体非易失性存储器，来说明其电路图、存储单元的截面图以及驱动方法。

图12示出了常规的全功能EEPROM的电路图。图12所示的全功能EEPROM由存储单元阵列405、X地址译码器401、Y地址译码器402以及其他的外围电路403、404构成，而在所述存储单元阵列405中多个存储单元(1，1)至(m，n)被配置为长m个×宽n个的矩阵状。

每个存储单元(以存储单元(i，j)为代表)(i是1以上m以下的整数，j是1以上n以下的整数)包括n沟道型存储晶体管Tr1和n沟道型选择晶体管Tr2，且该两个晶体管串联连接在一起。而且，存储晶体管Tr1的源电极和控制栅电极分别连接到源线Si和字线Wj，选择晶体管Tr2的漏电极和栅电极分别连接到位线Bi和选择线Vj。此外，位线B1至Bn连接到Y地址译码器402，字线W1至Wm及选择线V1至Vm连接到X地址译码器401。源线S1至Sn共同接收预定的电位Vs。

当各个存储单元所具有的存储晶体管记录一位数据时，图12所示的全功能EEPROM具有m×n位的存储容量。

然而，在全功能EEPROM中存储一位数据的存储单元由存储晶体管和选择晶体管的两个晶体管构成，因此有存储单元的面积大且集成密度低的问题。而且，这妨碍了全功能EEPROM的小型化和低成本化。

为了解决上述问题，已提出了通过提供两个存储晶体管而代替存储一位数据的存储晶体管和选择晶体管，来提高集成密度的结构等(例如，专利文件1)。此外，近年来，存储元件被应用在各种各样的领域中，所以要求更小型、可便携的大容量非易失性存储器。

专利文件1日本专利申请公开2002-43447号公报

发明内容

本发明的目的是提供一种能够实现更高的集成化的非易失性存储器。

本发明的非易失性存储器，包括：对应于行方向和列方向将多个存储单元配置为矩阵状的存储单元阵列；多个第一字线；多个第二字线；以及多个位线，其中，多个存储单元的每一个具有串联连接的第一存储晶体管和第二存储晶体管，并且，第一存储晶体管的栅电极连接到第一字线，并且，第二存储晶体管的栅电极连接到第二字线，并且，第一存储晶体管的源区或漏区中的一个连接到第一位线，并且，第二存储晶体管的源区或漏区中的另一个连接到第二位线，并且，第一位线和第二位线分别提供为在提供有存储单元的列的存储单元与相邻的列的存储单元之间通用。注意，“位线提供为在提供有存储单元的列的存储单元与相邻的列的存储单元之间通用”是指如下状态：在某列(第j列)的存储单元和与此相邻的列(第(j+1)列)的存储单元之间配置一个位线，并且该位线电连接到在第j列的存储单元中提供的存储晶体管以及在第(j+1)列中提供的存储晶体管这两种存储晶体管上。