[发明专利]半导体器件的制造方法

说明书

技术领域

本发明涉及一种半导体器件的制造方法，特别涉及一种能够精细形成栅极线宽的半导体器件的制造方法。

背景技术

与半导体器件的高整合度相对应，半导体器件各特征的细度(fineness)在提高。半导体器件特征的细度的提高需要布线和栅极的细度的提高。

但是，通过光源(例如ArF、KrF、F2等)和光致抗蚀剂的图案来进行光刻工艺，对于实现栅极的精细图案来说是有局限性的。

这是由于光学系统的限制以及光致抗蚀剂多聚物本身分辨率的限制。

发明内容

本发明的实施例涉及一种半导体器件的制造方法，特别地，涉及一种能够精细地形成栅极线宽的半导体器件的制造方法。

根据实施例，通过使用光刻工艺和氧化处理提供一种具有精细线宽栅极结构的半导体器件的制造方法。

根据实施例，上述半导体器件的制造方法包括：蚀刻半导体衬底以形成沟槽，用于形成器件隔离区和具有第一宽度的半导体凸起部(projection)；在衬底上，包括在沟槽和半导体凸起部上，形成氧化物膜；在氧化物膜上形成绝缘层；通过抛光所述绝缘层和所述氧化物膜暴露半导体凸起部的上表面；在半导体凸起部的下部形成栅极绝缘层；以及除去绝缘层和氧化物膜。

附图说明

图1是示出根据本发明实施例的半导体器件的横截面图；

图2-8示出根据本发明实施例的半导体器件的制造方法；其中

图2是根据实施例在形成第一光致抗蚀剂图案之后的横截面图；

图3是根据实施例在形成半导体凸起部之后的横截面图；

图4是根据实施例在形成第二光致抗蚀剂图案之后的横截面图；

图5是根据实施例在形成氧化物膜之后的横截面图；

图6是根据实施例在形成绝缘层之后的横截面图；

图7是根据实施例在进行平面化处理之后的横截面图；

图8是根据实施例在形成栅极绝缘层之后的横截面图；

图9和10示出根据本发明另一实施例的半导体器件的制造方法；其中

图9是根据实施例在形成栅极绝缘层和除去半导体凸起部之后的横截面图；

图10是根据实施例在沟槽上沉积多晶硅之后的横截面图。

具体实施方式

下面将参考附图描述根据本发明实施例的半导体器件的制造方法。

作为参考，在描述例如层、膜、区、板等部件是在另一部件“之上”时，该部件可以为“直接”在另一部件之上，或者在该部件与该另一部件之间还可形成其他部件。另外，当描述一个部件为“直接”在另一部件之上，意味着在该部件与该另一部件之间没有形成其他部件。

参考图1，根据实施例，半导体器件可以包括脊形栅极150，脊型栅极150形成在半导体衬底100上，在栅极150与半导体衬底100之间形成有栅极绝缘层120。半导体衬底100可以具有定义出有源区的器件隔离区A。这些器件隔离区A可以具有在沟槽内部形成的氧化物膜200和在氧化物膜200上将沟槽掩埋的绝缘层210。

此时，半导体衬底100可以由非晶硅制成，并且栅极150可以包含多晶硅。

在下文中，将参考图2-8来描述根据第一实施例的半导体器件的制造方法。

如图2所示，具有第一宽度d1的光致抗蚀剂图案300形成于半导体衬底100上。此时，第一宽度d1是能够通过光刻工艺实现的最小线宽，并且是考虑到最终打算形成的布线宽度而确定的。

参考图3，可以使用第一光致抗蚀剂图案300作为掩模，对半导体衬底100进行蚀刻，以便在半导体衬底100上形成半导体凸起部110。

半导体凸起部110为脊形的(ridge shape)，并且像第一光致抗蚀剂图案300一样具有第一宽度d1。此后，除去第一光致抗蚀剂图案300。

在一个实施例中，在除去第一光致抗蚀剂图案300之后，可在半导体衬底100上应用负性光致抗蚀剂，并且可使用光掩模(photo mask)将光选择性地照射到器件隔离区A。

参考图4，可以通过将光选择性地照射到的光致抗蚀剂进行显影，来形成暴露出器件隔离区A的第二光致抗蚀剂图案310。

如果形成了第二光致抗蚀剂图案310，那么通过使用第二光致抗蚀剂图案作为掩模来进行蚀刻处理，例如，反应离子蚀刻(RIE)或深反应离子蚀刻(DRIE)。

相应地，在器件隔离区A中形成如图4所示的沟槽。在形成沟槽之后，除去剩余的第二光致抗蚀剂图案310.

接下来，参考图5，在半导体衬底100之上形成氧化物膜200。