[发明专利]半导体器件及其制造方法

说明书

本申请基于在2006年7月18日提交的先前的日本专利申请第2006-195757号并要求其优先权，此处引入其全部内容作为参考。

技术领域

本发明涉及半导体器件及其制造方法，特别是涉及使用侧壁转印工艺刻蚀被刻蚀构件的半导体器件及其制造方法。

背景技术

在半导体制造工艺中形成布线图案(“线和间隙”)的情况下，一般在通过使用光刻掩模对抗蚀剂进行显影将图案转印到抗蚀剂上后，将其作为掩模刻蚀被刻蚀构件，进行刻蚀处理。

根据半导体器件的微细化的要求，形成光刻的解像极限以下的布线图案越来越变得必要，但作为实现这一点的方法，已知有所谓的抗蚀剂变细的方法(例如参照特开2001-265001号公报(段落0008，图6等))。该方法通过在抗蚀剂的显影后对抗蚀剂或将抗蚀剂作为掩模进行了刻蚀的牺牲膜等进行各向同性刻蚀来形成光刻的解像极限以下的图案。

作为其它的方法，已知有所谓的侧壁转印工艺。该方法在布线材料上形成硬掩模、进而形成了抗蚀剂后，进行抗蚀剂变细工艺，其后将硬掩模作为刻蚀掩模来刻蚀。在剥离了抗蚀剂后，在硬掩模侧壁上使成为侧壁膜的薄膜淀积，通过使用各向异性刻蚀在硬掩模侧壁上形成侧壁膜。然后，利用各向异性刻蚀或各向同性刻蚀有选择地只除去硬掩模，使侧壁膜留下。然后，将该侧壁膜作为掩模来加工布线材料。按照该方法，可形成具有比受到光刻的解像极限的限制的硬掩模的尺寸小的宽度的“线和间隙”。

但是，在该侧壁转印工艺中，由于全部成为用侧壁膜形成的布线图案，故不能容易地形成任意的尺寸的布线或为了取得接触在布线中途变宽的图案等。例如，如果将NAND型闪存器等取作例子，则要求在存储单元阵列中形成光刻的解像极限以下的微细的布线图案、在外围电路等中形成按照光刻的解像度的通常的布线图案。因而，在利用侧壁转印工艺形成微细图案的区域和进行按照抗蚀剂图案的转印的区域中，必须执行各自的光刻。例如，在美国专利第6475891号公报中公开了用于取得任意的尺寸的布线或接触的方法，但在该方法中，由于利用各自独立的光刻形成这样的布线，故存在工序数增加从而导致制造成本的增加的危险，同时存在那样的各自独立的光刻的位置对准也困难的这样的问题。这样，还没有简易地形成光刻的解像极限以下的布线图案和除此以外的任意的尺寸的布线图案或接触的方法，导致了制造成本的增加等的问题。

发明内容

与本发明的一个形态有关的半导体器件的制造方法的特征在于，具备下述工序：在被刻蚀构件上形成第1硬掩模的工序；在上述第1硬掩模上形成第2硬掩模的工序；对上述第2硬掩模的一部分进行离子注入、以进行与未被进行离子注入的部分相比使对于湿法刻蚀的刻蚀速率变化的改质的工序；将上述第2硬掩模作为掩模来刻蚀上述第1硬掩模的工序；利用湿法刻蚀有选择地只刻蚀除去未被进行离子注入的上述第2硬掩模的工序；在上述第1硬掩模的侧壁上形成侧壁膜的工序；有选择地刻蚀除去未被上述第2硬掩模覆盖而露出上部的第1硬掩模的工序；以及将上述侧壁膜和上述第1硬掩模作为掩模来刻蚀除去上述被刻蚀构件的工序。

此外，与本发明的另一个形态有关的半导体器件的制造方法的特征在于，具备下述工序：在被刻蚀构件上形成第1硬掩模的工序；在上述第1硬掩模上形成第2硬掩模的工序；对上述第2硬掩模的一部分进行离子注入、以进行与未被进行离子注入的部分相比使对于湿法刻蚀的刻蚀速率变化的改质的工序；在上述第2硬掩模的侧壁上形成侧壁膜的工序；利用湿法刻蚀有选择地只刻蚀除去未被进行离子注入的上述第2硬掩模的工序；将上述第2硬掩模和上述侧壁膜作为掩模来刻蚀上述第1硬掩模的工序；以及将上述第1硬掩模作为掩模来刻蚀除去上述被刻蚀构件的工序。

与本发明的一个形态有关的半导体器件的特征在于：具备以下述方式构成的布线层：形成沿硬掩模的侧壁的闭环形状的侧壁膜，同时在使用掩模对上述硬掩模的一部分进行了离子注入后，刻蚀除去除上述一部分外的上述硬掩模，将上述一部分和上述侧壁膜作为掩模来刻蚀被刻蚀构件，上述布线层具有来源于上述一部分和上述侧壁膜而形成的宽度较宽部和只来源于上述侧壁膜而形成的布线部，上述布线部的轮廓的偏差的大小比上述宽度的偏差的大小大，上述宽度较宽部的轮廓与上述布线部的轮廓在其上述闭环形状的内周垂直地或以钝角交叉，上述布线部的沿上述闭环形状的外周形成为还包含上述一部分的边界附近的同一直线状。

附图说明

图1A表示与本发明的第1实施方式有关的半导体器件的制造方法的一个工序。