[发明专利]电容器及其制造方法

说明书

技术领域

本发明涉及一种半导体存储装置，且特别涉及一种用于半导体存储装置的电容器及其制造方法。

背景技术

动态随机存取存储器(dynamic random access memory，DRAM)为一种易失性存储器，其储存数字信号方式是通过充/放电(charge/discharge)其内的电容器所达成。当供应至上述动态随机存取存储器的电源关闭时，该存储器内所储存的数据将完全地消除。一般而言，动态随机存取存储器包括至少场效晶体管(field effect transistor，FET)以及电容器(capacitor)，其中电容器用以储存动态随机存取存储器内存储单元的信号。

近年来，随着动态随机存取存储器的存储单元尺寸缩减潮流，虽然存储单元尺寸逐渐地缩减，然而存储单元内的电容器仍须具备一定的电荷储存量，以储存信号电容值而无法随着尺寸缩减的潮流而逐渐降低。

因此，为了于尺寸缩减的存储单元装置内保持电容器的电荷储存量，已知解决方法之一为通过成长硅材料的半球状管芯(hemi-spherical grain，HSG)，以增加既定空间内的表面积并增大电容器内所含电容层的表面面积，并在半球状管芯上继续形成构成电容器的多膜层结构，进而达成增加电容层表面积与维持电容器的电容值的目的。

然而，上述成长硅材料的半球状管芯的应用技术通常需要极高的工艺温度与工艺施行时间，且所成长的半球状管芯的尺寸亦往往受限于如沟槽的电容器制作空间的尺寸，因此不易整合于采用设置于沟槽中的电容器的动态随机存取存储器的制作。

发明内容

有鉴于此，本发明的目的是提升电容器的电容表现，以利其在动态随机存取存储器等半导体存储装置的应用。

依据本发明的目的，本发明提供了一种电容器及其制造方法，以解决上述所遭遇的已知问题。

依据一实施例，本发明的电容器，包括：

第一介电层；沟槽，设置于该第一介电层内，具有第一直径；第一导电层，顺应地设置于该沟槽内为该沟槽所露出的该第一介电层的底面与侧壁上；多个导电插拴，设置于该第一导电层的底面上，该导电插拴各自相隔一间距；电容层，顺应地设置于该导电插拴以及该第一导电层的表面上；以及第四导电层，覆盖该电容层，其中该电容层电学隔离该第二导电层与该导电插拴以及该第一导电层。

依据另一实施例，本发明的电容器的制造方法，包括：

提供第一介电层；在该第一介电层内形成沟槽，该沟槽具有第一直径；顺应地形成第一导电层于该第一介电层与该沟槽内为该沟槽所露出的该第一介电层的底面与侧壁上；形成多个导电插拴于该第一电极的底面上，该导电插拴各自相隔一间距；顺应地形成电容层于该导电插拴以及该第一导电层的表面上；以及形成第四导电层以覆盖该电容层，其中该电容层电学隔离该第二导电层与该导电插拴及该第一导电层。

为了让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举优选实施例，并配合所附图示，作详细说明如下：

附图说明

图1、3、5、7、9与11为一系列上视示意图，分别显示了依据本发明的实施例的电容器的制作方法中的不同制造步骤；

图2为一示意图，显示了沿图1内线段2-2的剖面情形；

图4为一示意图，显示了沿图3内线段4-4的剖面情形；

图6为一示意图，显示了沿图5内线段6-6的剖面情形；

图8为一示意图，显示了沿图7内线段8-8的剖面情形；

图10为一示意图，显示了沿图9内线段10-10的剖面情形；以及

图12为一示意图，显示了沿图11内线段12-12的剖面情形。

附图标记说明

100～介电层；            102～导电接触物；

104～蚀刻停止层；        106～第一介电层；

108～第一导电层；             110～第二导电层；

112～第二介电层；             114～第三导电层；

116～氧化铝层；               118～电容层；

120～第四导电层；             110a～导电插拴；

112a～图案化的第二介电层；    OP1～沟槽；

D～氧化铝层的内距；           U～区域。

具体实施方式