[发明专利]移位寄存器电路与其上拉单元

说明书

技术领域

本发明涉及一种移位寄存器电路，且特别涉及一种用于薄膜晶体管平面 显示装置的移位寄存器。

背景技术

由于薄膜晶体管平面显示装置(Thin Film Transistor Plane Display) 具备了轻薄、省电、高画质、低电压驱动、低消耗功率及应用范围广等优点， 故已广泛地应用于便携式电视、行动电话、摄录放影机、笔记本型计算机、 桌上型显示器、以及投影电视等消费性电子或计算机产品中，成为显示器的 主流。

薄膜晶体管平面显示器的驱动系统包含源极驱动器(Source Driver)和 扫描驱动器(Scan Driver)等，而源极驱动器和扫描驱动器则包括有移位寄存 器电路，其中此移位寄存器电路由多个移位寄存器电性串联而成。请参照图 1，其示出了现有的P型金属氧化物半导体(P-Channel Metal Oxide Semiconductor；PMOS)移位寄存器的示意图。现有的移位寄存器包含有移位 (Phase-Shifting)单元110和上拉(Pull-high)单元120。移相单元110耦接 至输入端112、第一时钟端C1和第二时钟端C2，其中输入端112、第一时钟 端C1和第二时钟端C2分别用于接收输入信号、第一时钟信号和第二时钟信 号。上拉单元120与移相单元110和输出端124耦接，而输出端124则输出 一输出信号。移相单元110包含有第一晶体管(MP1)和第二晶体管(MP2)，上 拉单元120则包含有反相器(Inverter)122和第三晶体管(MP3)，其中，第一 晶体管(MP1)的漏极端和第二晶体管(MP2)的栅极端连接至反相器122的输入 端而形成第一节点(VX)，反相器122的输出端连接至第三晶体管(MP3)的栅极 端而形成第二节点(VY)，第三晶体管(MP3)的漏极端与一高电平的第一电压源 (VDD)耦接，输出端124位于第二晶体管(MP2)的漏极端和第三晶体管(MP3) 的源极端间的节点(未标示)上，且第一节点(VX)和第二时钟端C2间存在一 升压电容(C_boost)。

上拉单元120的反相器122的主要功能在于提供第三晶体管(MP3)一适当 逻辑电平，使得第三晶体管(MP3)足以输出适当的高电平信号。请参照图2a、 图2b、图3a和图3b，图2a和图3a分别示出了二种型态的现有反相器的结 构示意图，图2b和图3b分别为此二种型态的现有反相器的时序示意图。输 入信号210、226分别输入至此二种型态的现有反相器，而此二种型态的现有 反相器则分别输出输出信号212、228。由于此二种型态的现有反相器的实施 例使用单一晶体管技术，当输入信号210、226位于低电平时，这二种型态反 相器中的晶体管204、220均会导通而产生漏极电流信号214、230。由于当 晶体管204、220处于交流的小信号分析时，其中，存在有汲源极电阻(rds； 未示出)，因而产生电流路径，造成功率损耗的问题。

又，由于第一节点(VX)与第二节点(VY)的节点信号的电平可能不够高而 无法让第二晶体管(MP2)或第三晶体管(MP3)截止，或者第一节点(VX)与第二 节点(VY)的节点信号的电平不够低而无法让第二晶体管(MP2)或第三晶体管 (MP3)导通，故会导致第二晶体管(MP2)或第三晶体管(MP3)的误动作，而使现 有反相器产生错误的输出信号。

因此，有必要针对移位寄存器电路提出一种解决上述的功率损耗的问题， 并且能使移位寄存器的输出具有适当的高(High)、低(Low)电平信号，而不致 造成组件的误动作。

发明内容

因此，本发明一方面就是在提供一种移位寄存器电路，藉以避免在任何 一种操作周期产生电流路径，来解决电流路径所造成的功率损耗的问题，而 达到省电的目的。

本发明另一方面是在提供一种移位寄存器电路，藉以使移位寄存器电路 的输出端降压(Boost)至一适当(足够)低的电平信号，或升压(Buck)至一适当 (足够)高电平信号，来防止移位寄存器电路产生错误的输出信号。