[发明专利]封装基板及其制造方法

说明书

技术领域

本发明涉及一种封装基板及其制造方法，且特别是涉及一种其中所有基板单元皆为良好的基板单元的封装基板及其制造方法。

背景技术

为了满足市场的需求，近年来业界均致力于研发制造重量更轻、体积更小的消费性电子产品，并且在电子装置极度有限的空间中，加入更多功能、线路更复杂的芯片。在半导体芯片的封装制造工艺中，通常将半导体芯片接合于基板上，并经由打线接合(wire bonding)制造工艺，将芯片的电连接点连接至基板上的焊盘，以将内部的微电子元件及电路电连接至外界。随着现今电子产品内芯片线路的复杂化，无论是芯片上的电连接点数目，或是基板上的针脚密集度，均快速地增加。此外，随着消费性电子产品在市场上广受消费者欢迎，半导体芯片的需求量也呈现倍数增长。因此，如何在现有技术下增加芯片封装的效率及产能，便成为各封装厂提高竞争力的关键。

传统上，封装制造工艺采用条状的封装基板来进行芯片的封装。此种条状的封装基板，具有多个呈线性排列的封装单元。利用将多个芯片对应设置于此些封装单元的方式，同时进行多个芯片的封装。然而，欲进行芯片封装制造工艺的封装基板，碍于成品率的问题，无法提供完全良好的封装单元。其中不良的封装单元，导致制作出不良的封装结构，如此造成封装制造工艺成品率的降低；且不良的封装单元在后续的制造工艺不可避免的进行封装，因而造成材料的浪费，增加生产成本。一般而言，当封装基板中的不良封装单元达到一定数目时，便报废此封装基板。如此一来，其中良好的封装单元也一同报废，相对来说便提高了封装的成本，并且降低了封装制造工艺的效率及产能。

发明内容

有鉴于此，本发明的目的就是在提供一种封装基板及其制造方法，此封装基板包括阵列式排列的多个第一封装单元以及至少一个开口，还有设置于开口内的至少一个第二封装单元。第二封装单元的边缘部分地抵靠开口的内壁，且开口的面积大于第二封装单元的面积。此封装基板可增加同一时间封装芯片的数目、定位第二封装单元在开口中的位置以及缓冲施加于第一基板的应力，具有让封装制造工艺平顺且准确地进行、降低封装制造工艺的成本以及提高封装制造工艺的效率及产能的优点。

根据本发明的目的，提出一种封装基板，包括多个第一封装单元、至少一个开口以及至少一个第二封装单元。开口及此些第一封装单元为阵列式排列。第二封装单元设置于开口内，且其边缘部分地抵靠开口的内壁。开口的面积大于第二封装单元的面积。

根据本发明的目的，另提出一种制造封装基板的方法。此方法首先提供第一基板，其包括至少一个不良封装单元及多个第一封装单元。不良封装单元及此些第一封装单元以阵列排列的方式配置于第一基板。其次，自第一基板移除不良封装单元，并对应地于第一基板形成至少一个开口。接着，提供第二基板，其包括至少一个第二封装单元。接下来，自第二基板分离出第二封装单元，且此第二封装单元的面积小于开口的面积。然后，置入第二封装单元于开口内，且第二封装单元的边缘部分地抵靠开口的内壁。

为让本发明的上述目的、特征和优点能更明显易懂，下文特举优选实施例，并结合附图，作详细说明如下：

附图说明

图1绘示依照本发明的制造封装基板方法的流程图。

图2A绘示图1中步骤101的第一基板的示意图。

图2B绘示图1中步骤102的第一基板的示意图。

图2C绘示图1中步骤103的第二基板的示意图。

图2D绘示图1中步骤104的第二基板的示意图。

图2E绘示图1中步骤105的第一基板的示意图。

图2F绘示图1中步骤106的第一基板的示意图。

图3绘示依照本发明优选实施例的封装基板的示意图。

简单符号说明

10：第一基板

11：第一封装单元

12：不良基板单元

14：开口

15：粘着膜

20：第二基板

22：第二封装单元

22a：第一侧边

22b：第二侧边

30：封装基板

d1：第一宽度

d2：第二宽度

具体实施方式

请同时参照图1及图2A～2F。图1绘示依照本发明的制造封装基板方法的流程图。图2A及2B分别绘示图1中步骤101及步骤102的第一基板的示意图。图2C及2D分别绘示图1中步骤103及步骤104的第二基板的示意图。图2E及2F分别绘示图1中步骤105及步骤106的第一基板的示意图。