[发明专利]应变沟道MOS元件

说明书

技术领域

本发明涉及一种微电子集成电路半导体元件及其工艺，特别是涉及一种在具有较佳电荷载子迁移率的绝缘半导体基材上形成的应变沟道电晶体，其利用一不含磊晶步骤的工艺所形成。

背景技术

半导体电晶体结构快速的发展，利用掺质控制CMOS元件沟道中电荷载子导通的技术遭遇到了瓶颈。随着CMOS元件工艺缩小至纳米级工艺，具有完全空乏区以及局部空乏区的硅绝缘层的技术能使MOSFETS能在低消耗功率的情况下作用。然而，硅绝缘层会产生自导性加热问题因而降低电晶体沟道层中的电荷迁移率。

机械应力在电荷载子迁移率上扮演了重要的角色，而电荷载子迁移率会影响许多重要的参数，如临界电压(VT)的切换、驱动电流的饱和(I DSat)以及开关切换的电流(On/Off current)。造成MOSFET元件沟道层应变的感应机械应力以及电荷载子迁移率都被认为是被复杂的实体工艺中所产生的声光散射现象影响。一般来说，电荷载子迁移率的高低与驱动电流的大小是成正比。

举例来说，现有技术提供了运用晶格常数差异的磊晶法用以引起造成沟道层上的应力而形成应变沟道。然而，所引起的应变程度会在后续的热处理工艺，如自导性加热效应中减轻，元件的效能也因此降低。现有的磊晶沉积工艺不仅复杂且耗成本，更需要多道的步骤才可完成。此外，利用两个材质间晶格常数的差异在沟道层上产生应力的方法会造成接面漏电(junction leakage)的问题，因而降低了元件的可靠度以及性能。

当拉伸应变沟道层改善了NMOS元件中的电子迁移率时，PMOS中的空穴迁移率可能会依据不同应变强度的拉伸应变或压缩应变而改善或降低。因此，在一晶圆上导入各种适当程度的应变至PMOS以及NMOS元件的沟道层仍是一个待克服的挑战。

所以，如何在半导体IC工艺技术上发展出改良的应变沟道SOI元件及其形成方法用以提升元件性能，并改善其工艺，即成为追求的目标。

发明内容

本发明的主要目的是在提供一改良的应变沟道SOI元件及其形成方法，特别是一改良的应变沟道MOS元件及其形成方法，不仅克服了现有技术的缺点以及不足，并提升了元件性能且改善其工艺。

根据本发明的上述目的，提出一种选择性应变MOS元件，如构成一组NMOS以及PMOS元件的选择性应变PMOS元件，且不影响NMOS元件中的应变。

本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种应变沟道MOS元件，其包括：一MOS作用区，该MOS作用区包括：一底半导体层；一绝缘层，配置于该底半导体层之上；及一顶半导体层，配置于该绝缘层之上；一MOS元件，位于该MOS作用区上，且包括一栅极结构以及一沟道层；以及一部份氧化的顶半导体层，选择性地于沟道层中形成一应变，且该绝缘层与该部份氧化的顶半导体层结合成一扩大绝缘区，其中该扩大绝缘区的两侧邻接于该MOS元件的的源极/漏极区，且该扩大绝缘区于邻接该源极/漏极区形成鸟嘴形状，且该扩大绝缘区于该顶半导体层的底部形成一凹面朝上的曲面。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的应变沟道MOS元件，其更包括填充有一导体材质的凹陷区，其中该凹陷区位于邻接于MOS元件的相反两侧用以形成源极/漏极区。

前述的应变沟道MOS元件，其更包括具有一导体材质且提高的源极/漏极区。

前述的应变沟道MOS元件，其中所述的MOS作用区借由邻接的电绝缘结构电绝缘，且该电绝缘结构为浅沟槽绝缘层(STI)结构。

前述的应变沟道MOS元件，其中所述的MOS作用区在邻接表面上提高。

前述的应变沟道MOS元件，其中所述的绝缘层包括一氧化埋层。

前述的应变沟道MOS元件，其中所述的绝缘层的厚度约小于20nm。

前述的应变沟道MOS元件，其中所述的MOS元件包括一PMOS元件，且与邻接的该NMOS元件电绝缘，其中一NMOS元件形成于一NMOS作用区上。

前述的应变沟道MOS元件，其中所述的应变为一压应变，该压应变选择性地产生于PMOS元件沟道层上，且该压应变不影响该NMOS元件区的应变。

前述的应变沟道MOS元件，其中所述的NMOS元件形成于底半导体层上。