[发明专利]堆叠半导体封装及其制造方法

说明书

技术领域

本发明涉及一种半导体封装，更为具体的是，涉及一种堆叠半导体封装和制造这种封装的方法。

本申请要求2006年9月21日在韩国知识产权局递交的申请号为10-2006-0091791的韩国专利申请的优先权，其公开通过参考结合到本申请中。

背景技术

随着近来半导体设备技术的进步，用于制造半导体封装的装配技术得到了快速发展。具体的，半导体封装的尺寸不断的减小，以便适合包含这种半导体封装的紧凑型和轻型产品的需求。典型的，这些半导体产品要求高容量的半导体封装，以满足产品的技术要求。因此，经常使用的是堆叠半导体封装，或是包括多个半导体芯片的多芯片半导体封装。

然而，由于为了保护作用而在上面的和下面的半导体封装中包裹半导体芯片的密封剂的必要厚度，常规的堆叠半导体封装通常就厚度而言受到限制。此外，上面的和下面的半导体封装各自的引线通常也突出在密封剂之下。因此，整个堆叠半导体封装的厚度会进一步增加。

为了处理这些问题，提出了使半导体封装的引线平行于密封剂的加工方法。然而，所提出的这种半导体封装的堆叠结构存在可靠性问题，该问题与上面的和下面的半导体封装的引线之间的电气连接有关。例如，引线之间的接触面积可能较小，并且在制造或使用期间，引线之间可能会进入微粒，这使得电气连接恶化。此外，在这些提出的上面的和下面的半导体封装的堆叠结构中，通常采用半蚀法加工引线。然而，由于半蚀法所需的必要的蚀刻深度，这就导致了另一个问题。具体的，由于典型的必需蚀刻深度的结果，堆叠半导体封装可能难于集成在包含了多个半导体芯片的紧凑型多芯片封装中。

发明内容

本发明提供了一种包含多个半导体芯片的高可靠性、高密度堆叠的半导体封装，并且还提供了一种制造该高可靠性、高密度堆叠的半导体封装的方法。

根据本发明的实施例，堆叠半导体封装可以包括顺序堆叠的上和下半导体封装，每个含有至少一个半导体芯片、连接到芯片的多条内部引线、以及覆盖芯片和内部引线的密封剂。此外，上半导体封装可以包含与内部引线连接的多条外部引线，其延伸出密封剂，以便电气连接到下半导体封装的内部引线。

附图说明

通过参考附图，详细描述其典型的实施例，使本发明的上述和其他的特征与优点更为清晰，其中：

图1是根据本发明实施例的堆叠半导体封装的剖视图；

图2是根据本发明另一实施例的堆叠半导体封装的剖视图；

图3是根据本发明另一实施例的堆叠半导体封装的剖视图；

图4是根据本发明另一实施例的堆叠半导体封装的剖视图；

图5是根据本发明另一实施例的堆叠半导体封装的剖视图；

图6是根据本发明另一实施例的堆叠半导体封装的剖视图；和

图7到图10是示出了根据本发明的实施例制造堆叠半导体封装方法的剖面图。

具体实施方式

通过参考示出了本发明典型实施例的附图，更为详细的描述本发明。然而，本发明可以用多种不同的形式实现，并且不应解释为受限于这里所述的实施例，相反，这些所提供的实施例使得本公开彻底且完整，并且向本领域的技术人员充分的传达了本发明的概念。在图中，为了清楚起见，夸大了层和区域的厚度。

在本发明的实施例中，堆叠半导体封装可以是指其中至少堆叠了一对或多对半导体封装，并且彼此电气连接的结构。此外，内部引线和外部引线也是分别定义的。内部引线是指包含附着且固定到密封剂的表面的引线或部分引线框架，而外部引线是指伸出到成型树脂之外的引线或部分引线框架。内部和外部引线可以是指虚拟地分成彼此物理连接的内部和外部引线的结构体。因此，在本发明的实施例中，半导体封装可以仅包含内部引线或可以包含内部引线和外部引线。

图1是根据本发明实施例的堆叠半导体封装100的剖视图。参见图1，堆叠半导体封装100包括顺序堆叠的上半导体封装100b和下半导体封装100a。下和上半导体封装100a和100b分别包括由密封剂112固定和保护的半导体芯片108。半导体芯片108可以使用粘附构件106附着在芯片安装垫104上。半导体芯片108可以包括存储装置和/或逻辑装置。然而，本发明不限于这些类型的装置。此外，下和上半导体封装100a和100b的半导体芯片108不必是彼此一样的。