[发明专利]智能卡以及测试智能卡的方法

说明书

技术领域

本公开涉及一种智能卡以及测试智能卡的方法，并且更具体地涉及一种使用BIST(build-in self test，内建自测试)方案的智能卡以及测试该智能卡的方法，所述BIST方案用于增加能够并行测试的智能卡的数量。

背景技术

测试智能卡可以包括如下步骤：第一步骤，测试智能卡和主机之间的接口；第二步骤，测试非易失性存储器的操作；以及第三步骤，测试外围设备的操作。例如，外围设备可以包括外围电路、易失性存储器、ROM等等。

第二测试步骤可能比第一步骤或第三步骤需要更多的处理时间，因为非易失性存储器的容量由于非易失性存储器处理的分段，随高集成度大大增加。

因此，减少第二测试步骤的测试时间可能是有益的。通过在测试器中使用多并行测试来一起测试多个智能卡，测试性能能够改进。

然而，随着非易失性存储器的容量的增加，测试非易失性存储器需要的时间大大增加。也已努力通过增加测试器的通道的数量，以改进测试性能。然而，测试器能够增加的通道的数量是有限的。

图1是常规的智能卡100的方框图。参照图1，智能卡100包括总线110、多个焊盘(pad)120、外围电路130、易失性存储器(如RAM 140和ROM 150)、非易失性存储器(NVM)160以及CPU 170。智能卡100接收输入到相应的焊盘120的测试信号(例如，地电压GND、电源电压VDD、复位信号RESET、时钟信号CLK、测试信号TEST以及数据信号DATA)，并且开始测试操作。

当智能卡100的测试开始时，智能卡100测试非易失性存储器160，以响应接收到的测试信号(例如，地电压GND、电源电压VDD、复位信号RESET、时钟信号CLK、测试信号TEST以及数据信号DATA)，并且通过作为多个焊盘120中的一个的输入/输出(I/O)焊盘，将测试结果输出到测试器。

用于测试智能卡100的测试器，通过分配与测试智能卡100时所需的测试信号的数量一样多的通道，可以控制测试信号。例如，测试器通过在测试智能卡100时分配至少5-6个通道，可以控制测试信号。如上所述，在测试器中增加通道的数量是有限的，因此在智能卡100中实行多并行测试的设备的数量是有限的。

因此，需要一种增加能够根据多并行测试被测试的智能卡的数量的方法，所述多并行测试减少了测试器需要的通道的数量。

发明内容

根据本发明的示例性实施例，提供了一种智能卡，其包括非易失性存储器和中央处理单元(CPU)。该非易失性存储器存储测试程序。从复位状态释放(release)CPU以响应测试使能信号，该测试使能信号可以通过多个焊盘之一输入。CPU基于预定的标志信息，执行存储在非易失性存储器中的测试程序，并且将测试结果记录在非易失性存储器中。

该智能卡还可以包括时钟发生器，其输出用于驱动CPU的时钟信号以响应测试使能信号。该智能卡还可以包括存储预定的标志信息的标志单元。预定的标志信息可以被CPU使用，以确定非易失性存储器的测试模式。测试使能信号可以是电源电压。测试程序可以以BIST(内建自测试)模式测试非易失性存储器。非易失性存储器可以是闪速电可擦除可编程ROM(EEPROM)。

根据本发明的示例性实施例，提供了一种智能卡，其包括第一非易失性存储器、第二非易失性存储器以及CPU。第二非易失性存储器存储测试程序。从复位状态释放CPU以响应测试使能信号，该测试使能信号可以通过多个焊盘之一被输入。CPU基于预定的标志信息，执行在非易失性存储器中存储的测试程序。CPU将测试结果存储在第一非易失性存储器中。

该智能卡还可以包括时钟发生器，其输出用于驱动CPU的时钟信号以响应测试使能信号。该智能卡还可以包括存储预定的标志信息的标志单元。预定的标志信息可以被CPU使用，以确定第一非易失性存储器的测试模式。测试使能信号可以是电源电压。测试程序可以以BIST模式测试第一非易失性存储器。

根据本发明的示例性实施例，提供了一种测试智能卡的方法。该方法包括：从主机接收测试使能信号；产生时钟信号以响应测试使能信号；读取并解译(interpret)存储在标志单元中的标志信息，以响应时钟信号；基于解译的标志信息，通过执行存储在非易失性存储器中的测试程序，测试非易失性存储器；并且将测试结果存储在非易失性存储器中。