[发明专利]半导体器件中的TiSiN层

说明书

技术领域

本申请主张韩国专利申请第10-2006-0072667号(于2006年8月1日提交)的优先权，且该韩国专利申请以全文引用的形式结合到本申请中。

背景技术

因为半导体器件的集成度越来越高，金属线的宽度随之降低，且金属线的薄层电阻可能对应地增大。如果金属线的薄层电阻增大，集成电路中器件的信号传输时间可能会延迟。为了避免这个问题，可将高熔点的硅化物材料添加到晶体管的栅极和源/漏结等之中，其中高熔点的硅化物可能具有低阻抗系数并且在高温下也可能是稳定的。这样可以降低金属线的薄层电阻和接触电阻。通常可用与硅(Si)反应的稀土金属作为上述硅化物材料。例如，可能包括硅化钨(WSi₂)、硅化钛(TiSi₂)、硅化钴(CoSi₂)等的稀土金属。

图1A至图1C是截面图，顺序示出制造半导体器件的TiSi_x层的现有技术的方法。

请参阅图1A，可在作为半导体衬底的硅衬底10中形成场氧化物层12，用于定义器件的有源区和无源区。栅极氧化物层可形成在硅衬底10的有源区中。可通过沉积以及图案化掺杂的多晶硅层形成栅电极14。可将低浓度杂质注入硅衬底10的源/漏区中形成轻掺杂漏极(Lightly Doped Drain，LDD)区16。可利用氧化硅(SiO₂)层或氮化硅(Si₃N₄)层在栅电极14的侧壁上形成间隔件18。可将高浓度杂质注入到由间隔件18遮盖的衬底中，并可形成源/漏区20。

请参阅图1B，可通过诸如物理气相沉积(Physical Vapor Deposition，PVD)之类的工艺，将用于硅化的金属Ti层22或TiN层24沉积在所得到的表面上。随后可执行诸如快速热处理(Rapid Thermal Process，RTP)之类的热处理工艺。

请参阅图1C，可借助RTA工艺，通过栅电极14的上表面和源/漏区20中的硅、及Ti层22或TiN层24的硅化反应，而在整个表面上形成TiSi_x层26。未发生硅化反应的区域中的Ti层22或TiN层24可被除去，因此只在栅电极14上以及源/漏区20的表面上保留TiSi_x层26a和26b。

在现有技术中，可通过栅电极14上的TiSi_x层26a以及源/漏区20的表面上的TiSi_x层26b来降低薄层电阻。相应地，即可降低可能与栅电极14和源/漏区20接触的金属线的接触电阻。

然而，在现有的TiSi_x制造工艺技术中，在通过PVD法沉积Ti层22或TiN层24之后，可能如上所述执行诸如RTA工艺之类的热处理工艺。在这种情况下，硅原子可能表现为主要的扩散源，因此可能导致难以形成共形的(conformal)TiSi_x层26。

相应地，现有技术的TiSi_x层的问题在于，其可能难以应用在0.25μm或以下的高度集成半导体器件中。

发明内容

本发明的实施例涉及半导体制造方法。本发明的实施例涉及一种制造半导体器件中氮化硅钛(TiSiN)层的方法，该TiSiN层在高度集成的半导体器件中可为共形的、并可具有低接触电阻。

本发明的实施例涉及一种制造半导体器件中TiSiN层的方法，其中可通过在栅电极或源/漏区中制造TiSiN层，在高度集成的半导体器件中形成共形的硅化物层结构。

根据本发明的实施例，一种制造半导体器件中TiSiN层的方法可包括：在半导体衬底上形成栅电极，并在所述栅电极的侧壁上形成间隔件；在所述半导体衬底中形成源/漏区；以及分别在所述栅电极和所述源/漏区上形成TiSiN层。

附图说明

图1A～1C为现有技术制造半导体器件中TiSi_x层的方法的示意图；

图2为根据本发明实施例的半导体器件中氮化硅钛(TiSiN)层的垂直截面图；

图3A～图3B为根据本发明实施例的制造半导体器件中TiSiN层的方法的截面图；

图4为根据本发明实施例的制造半导体器件中TiSiN层的方法的流程图；

图5A～图5C为根据本发明实施例的制造半导体器件中TiSiN层的方法的示意图；

图6为根据本发明实施例的制造半导体器件中TiSiN层的方法的流程图。

具体实施方式