[发明专利]在半导体器件中形成微图案的方法

权利要求书

1. 一种在半导体器件中形成精细图案的方法，此方法包括：

在半导体基板上形成目标层、硬掩模层与第一牺牲图案；

在硬掩模层与第一牺牲图案上形成绝缘层与第二牺牲层；

进行第一蚀刻工艺以使第二牺牲层保留在第一牺牲图案间的绝缘层上而形成第二牺牲图案；

移除位于第一牺牲图案上及第一与第二牺牲图案间的绝缘层；

利用第一与第二牺牲图案作为蚀刻掩模，经第二蚀刻工艺蚀刻硬掩模层以形成掩模图案；及

利用硬掩模图案作为蚀刻掩模，经第三蚀刻工艺蚀刻目标层。

2. 如权利要求1的方法，其中目标层由绝缘层、导电层或层间绝缘层形成。

3. 如权利要求1的方法，其中硬掩模层具有包括非晶碳层与氧氮化硅(SiON)层的堆叠结构。

4. 如权利要求1的方法，其中第一牺牲层由多晶硅层、氧化硅(SiO₂)层、钨层、或SOG(旋涂玻璃)层形成。

5. 如权利要求1的方法，其中第一牺牲图案具有约为经最终工艺形成的精细图案间节距的一半的临界尺寸。

6. 如权利要求1的方法，其中绝缘层由非晶碳层、氧化硅(SiO₂)、钨(W)、或SOG(旋涂玻璃)形成。

7. 如权利要求1的方法，其中绝缘层由具有相对于用于形成第二牺牲层及第一牺牲图案的材料的蚀刻选择性的材料形成。

8. 如权利要求1的方法，其中沉积在第一牺牲图案侧面上的绝缘层具有约为经最终工艺形成的微图案间节距的一半的厚度。

9. 如权利要求1的方法，其中第二牺牲层由导电材料或绝缘材料形成。

10. 如权利要求1的方法，其中第二牺牲层由SOG(旋涂玻璃)层、如多功能硬掩模层的含硅有机底抗反射涂层、氧化硅(SiO₂)层、钨(W)层、或多晶硅层形成。

11. 如权利要求10的方法，还包括若利用SOG材料，则在进行沉积工艺后进行热处理工艺。

12. 如权利要求1的方法，其中第二牺牲层经回蚀刻工艺蚀刻。

13. 如权利要求1的方法，其中在进行第一蚀刻工艺时第二牺牲图案与第一牺牲图案相齐。

14. 如权利要求1的方法，其中绝缘层经利用氧(O₂)等离子体的干蚀刻工艺去除。

15. 如权利要求1的方法，其中在进行第一蚀刻工艺及用于去除绝缘层的工艺时，绝缘层具有相对于用于形成第一牺牲图案及第二牺牲层的材料的蚀刻选择性。

16. 如权利要求1的方法，其中第二牺牲图案形成于第一牺牲图案之间。

17. 如权利要求1的方法，其中第二蚀刻工艺为干蚀刻工艺。

18. 一种在半导体器件中形成微图案的方法，此方法包括：

在其上界定单元栅极区、选择晶体管区域与周边电路区域的半导体基板上，形成目标层、硬掩模层与第一牺牲图案；

在硬掩模层与第一牺牲图案上形成绝缘层与第二牺牲层；

去除形成于选择晶体管区域与周边电路区域的绝缘层与第二牺牲层；

进行第一蚀刻工艺以使形成于单元栅极区的第二牺牲层保留在第一牺牲图案间的绝缘层上而形成第二牺牲图案；

去除单元栅极区中位于第一牺牲图案上及第一与第二牺牲图案间的绝缘层；

利用第一与第二牺牲图案作为蚀刻掩模，经第二蚀刻工艺蚀刻硬掩模层以形成掩模图案；及

利用硬掩模图案作为蚀刻掩模，经第三蚀刻工艺蚀刻目标层。

19. 如权利要求18的方法，其中目标层由硅化钨(WSi_x)层形成。

20. 如权利要求18的方法，其中堆叠结构包括形成于目标层与半导体基板之间的隧道绝缘层、用于浮置栅极的第一导电层、介电层、与用于控制栅极的第二导电层。

21. 如权利要求20的方法，其中在进行第三蚀刻工艺时蚀刻形成于目标层与半导体基板间的隧道绝缘层、用于浮置栅极的第一导电层、介电层、与用于控制栅极的第二导电层而形成栅极。