[发明专利]在半导体器件中形成微图案的方法

说明书

技术领域

本发明关于一种半导体器件，而且更具体而言涉及一种在半导体器件中形成比曝光设备的解析度更精细的微图案的方法。

背景技术

随半导体器件愈趋集成，所需的最小线宽减小。然而，用于实现此高集成器件的所需精细线宽的曝光设备的发展未令人满意。具体而言，在需要通过已知曝光设备得到小于50纳米的精细线宽的情形，已知曝光设备的解析力受限。

发明内容

本发明涉及一种在半导体器件中形成比曝光设备的解析度更精细的微图案的方法。

依照本发明的第一实施例，在半导体器件中形成微图案的方法包括：在半导体基板上形成目标层、硬掩模层与第一牺牲图案；在硬掩模层与第一牺牲图案上形成绝缘层与第二牺牲层；进行第一蚀刻工艺以使第二牺牲层保留在第一牺牲图案间的绝缘层上而形成第二牺牲图案；去除位于第一牺牲图案上及第一与第二牺牲图案间的绝缘层；利用第一与第二牺牲图案作为蚀刻掩模，通过第二蚀刻工艺蚀刻硬掩模层以形成掩模图案；及利用硬掩模图案作为蚀刻掩模，经第三蚀刻工艺蚀刻目标层的步骤。

在以上方法中，目标层由绝缘层、导电层或层间绝缘层形成。硬掩模层具有一种由非晶碳层与氧氮化硅(SiON)层组成的堆叠结构。

第一牺牲层由多晶硅层、氧化硅(SiO₂)层、钨层、或SOG(旋涂玻璃)层形成。第一牺牲图案具有约为经最终工艺形成的微图案间节距的一半的临界尺寸。绝缘层由非晶碳层、氧化硅(SiO₂)、钨(W)、或SOG(旋涂玻璃)形成。

绝缘层由具有相对于用于形成第二牺牲层及第一牺牲图案的材料的蚀刻选择性的材料形成。沉积在第一牺牲图案侧面上的绝缘层具有约为经最终工艺形成的微图案间节距的一半的厚度。

第二牺牲层由导电材料或绝缘材料形成。第二牺牲层由SOG(旋涂玻璃)层、含硅有机底抗反射涂层(如多功能硬掩模层)、氧化硅(SiO₂)层、钨(W)层、或多晶硅层形成。如果将SOG用于形成第二牺牲层，则在沉积工艺后进一步进行热处理工艺。

第二牺牲层经回蚀工艺蚀刻。第二牺牲图案保留，使得在进行第二蚀刻工艺时第二牺牲图案与第一牺牲图案相齐。绝缘层经利用氧(O₂)等离子体的干蚀刻工艺去除。在进行第一蚀刻工艺及用于去除绝缘层的工艺时，绝缘层具有相对于用于形成第一牺牲图案及第二牺牲层的材料的蚀刻选择性。第二牺牲图案形成于第一牺牲图案之间。第二蚀刻工艺为干蚀刻工艺。

依照本发明的第二实施例，在半导体器件中形成微图案的方法包括：在其上界定单元栅极区域、选择晶体管区域与周边电路区域的半导体基板上，形成目标层、硬掩模层与第一牺牲图案；在硬掩模层与第一牺牲图案上形成绝缘层与第二牺牲层；去除形成于选择晶体管区域与周边电路区域的绝缘层与第二牺牲层；进行第一蚀刻工艺以使形成于单元栅极区的第二牺牲层保留在第一牺牲图案间的绝缘层上而形成第二牺牲图案；去除单元栅极区中位于第一牺牲图案上及第一与第二牺牲图案间的绝缘层；利用第一与第二牺牲图案作为蚀刻掩模，经第二蚀刻工艺蚀刻硬掩模层以形成掩模图案；及利用硬掩模图案作为蚀刻掩模，经第三蚀刻工艺蚀刻目标层的步骤。

目标层由硅化钨(WSi_x)层形成。一种由隧道绝缘层、用于浮置栅极的第一导电层、介电层、用于控制栅极的第二导电层组成的堆叠结构形成于目标层与半导体基板间。硬掩模层具有一种由非晶碳层与氧氮化硅(SiON)层组成的堆叠结构。第一牺牲层由多晶硅层、氧化硅(SiO₂)层、钨层、或SOG(旋涂玻璃)层形成。第一牺牲图案具有约为经最终工艺形成的微图案间节距的一半的临界尺寸。

绝缘层由非晶碳层、氧化硅(SiO₂)、钨(W)、或SOG(旋涂玻璃)形成。绝缘层由具有相对于用于形成第二牺牲层及第一牺牲图案的材料的蚀刻选择性的材料形成。沉积在第一牺牲图案侧面上的绝缘层具有约为经最终工艺形成的微图案间节距的一半的厚度。