[发明专利]制造薄膜晶体管阵列基底的方法

说明书

技术领域

本发明涉及一种制造薄膜晶体管(TFT)阵列基底的方法，更具体地讲，涉及一种制造具有提高的可靠性的TFT阵列基底的方法。

背景技术

TFT阵列基底包括p沟道金属氧化物半导体(PMOS)TFT、n沟道金属氧化物半导体(NMOS)TFT和存储电容器。

图1A至图1F是示出制造TFT阵列基底的传统方法的剖视图。

参照图1A，根据制造TFT阵列基底的传统方法，在基底1上形成缓冲层10。通过第一掩模工艺在其上形成有缓冲层10的基底1上形成PMOS TFT的半导体层14、NMOS TFT的半导体层24和存储电容器的下电极图案34a。接着，在基底1的其上形成有PMOS TFT的半导体层14、NMOS TFT的半导体层24和存储电容器的下电极图案34a的整个表面上形成栅极绝缘层12。

参照图1B，在其上形成有栅极绝缘层12的基底1上，利用第二掩模通过光刻工艺形成光致抗蚀剂图案50，从而覆盖PMOS TFT的半导体层14的整个表面，并暴露NMOS TFT的半导体层24中的将形成有NMOS TFT的源区和漏区的区域以及存储电容器的下电极图案34a。接着，利用光致抗蚀剂图案50作为掩模将N+离子例如磷(P)、砷(As)、锑(Sb)、铋(Bi)等注入到NMOSTFT的暴露的半导体层24和存储电容器的暴露的下电极图案34a中，从而形成NMOS TFT的源区24a和漏区24c以及存储电容器的下电极34。随后，通过剥离工艺(strip process)去除光致抗蚀剂图案50。

参照图1C，在其上形成有NMOS TFT的源区24a和漏区24c以及存储电容器的下电极34的基底1上，通过第三掩模工艺形成PMOS TFT的栅电极13、NMOS TFT的栅电极23和存储电容器的上电极33，其中，PMOS TFT的栅电极13与其中将形成有PMOS TFT的沟道14e的区域叠置，NMOS TFT的栅电极23与其中将形成有NMOS TFT的沟道24e的区域叠置，存储电容器的上电极33与存储电容器的下电极34叠置。这里，NMOS TFT的栅电极23形成为其宽度比用于形成NMOS TFT的源区24a和漏区24c的光致抗蚀剂图案50的宽度小。接着，利用PMOS TFT的栅电极13、NMOS晶体管的栅电极23和存储电容器的上电极33作为掩模，将N-离子注入到PMOS TFT的暴露的半导体层14和NMOS TFT的暴露的半导体层24中，从而限定与PMOSTFT的栅电极13叠置的PMOS TFT的沟道14e以及与NMOS TFT的栅电极23叠置的NMOS TFT的沟道24e，并在NMOS TFT的源区24a和漏区24c与沟道24e之间形成NMOS TFT的轻度掺杂的漏(LDD)区24d。

参照图1D，在其上形成有NMOS TFT的LDD区24d的基底1上，利用第四掩模通过光刻工艺形成覆盖NMOS TFT的半导体层24a至24e的整个表面的光致抗蚀剂图案60。接着，利用光致抗蚀剂图案60作为掩模，将P+离子例如硼(B)、铝(Al)、镓(Ga)、铟(In)等注入到PMOS TFT的暴露的半导体层14中的其中将形成有PMOS TFT的源区和漏区的区域中，从而形成PMOSTFT的源区14a和漏区14c。随后，通过剥离工艺去除光致抗蚀剂图案60。

参照图1E，在基底1的其上形成有PMOS TFT的源区14a和漏区14c的整个表面上形成层间绝缘层32之后，通过第五掩模工艺形成源接触孔36和漏接触孔38，使其穿透栅极绝缘层12和层间绝缘层32，并暴露PMOS TFT的源区14a和漏区14c以及NMOS TFT的源区24a和24c。接着，如图1F所示，通过第六掩模工艺形成PMOS TFT的源电极15和漏电极16以及NMOSTFT的源电极25和漏电极26，其中，PMOS TFT的源电极15和漏电极16与PMOS TFT的源区14a和漏区14c连接，NMOS TFT的源电极25和漏电极26与NMOS TFT的源区24a和漏区24c连接。