[发明专利]射频集成电路装置

说明书

技术领域

本发明是关于一种集成电路装置，特别是关于一种可减少布局面积与寄生电容(parasitic capacitance)的具有差分对结构的射频集成电路装置。

背景技术

高频集成电路装置已经被广泛的运用在通信装置以及宽带无线通信上。而一般的高频集成电路装置通常会包含与吉尔伯特单元(Gilbert cell)类似的电路。吉尔伯特单元通常被使用在差分放大电路(differential amplificationcircuit)与射极跟随器(emitter follower)上。一般来说，吉尔伯特单元的特征在于其电路是由两个交错连接(cross-connecting)的差分放大电路与一个差分放大电路串联所形成。

图1为典型的差分对的电路结构示意图。两个金属氧化物半导体(metal-oxide-semiconductor；以下简称为MOS)晶体管T1与T2，形成具有共同源极S的差分对，并将两个输入端G1与G2之间的电压差与一个预定常数相乘，以求出差分增益。

图2为现有的差分对的电路布局的示意图。晶体管T1包括栅极指(gatefinger)G22至G24、漏极指(drain finger)D22与D23以及源极指(source finger)S22与S23，其中栅极指电性连接至栅极线WG1，漏极指电性连接至漏极线WD1，且源极指电性连接至源极线WS1。晶体管T1进一步包括耦接于晶体管T1的基体(body)的防护环(guard ring)21a。晶体管T2包括栅极指G25至G27、漏极指D25与D26以及源极指S25与S27，其中栅极指电性连接至栅极线WG2，漏极指电性连接至漏极线WD2，且源极指电性连接至源极线WS2。晶体管T2进一步包括耦接于晶体管T2的基体的防护环21b。采用这种现有电路布局的方法，不仅会占用较大的电路布局面积，而且也容易因为金属的连接产生较大的寄生电容。

发明内容

为解决以上技术问题，本发明提供了一种射频集成电路装置。

本发明提供了一种射频集成电路装置，包括第一晶体管以及第二晶体管。第一晶体管由多指状结构所形成，具有多个第一栅极指。第二晶体管由该多指状结构所形成，具有多个第二栅极指，其中每两个第一栅极指与每两个第二栅极指相互交叉。

本发明另提供了一种射频集成电路装置，包括：多个第一栅极指；多个第二栅极指，其中每两个第一栅极指与每两个第二栅极指相互交叉；多个第一漏极指，形成于任两个第一栅极指之间；多个第二漏极指，形成于任两个第二栅极指之间；多个共同源极指，形成于一个第一栅极指与一个第二栅极指之间。

本发明另提供了一种射频集成电路装置，包括第一差分对与第二差分对。第一差分对，包括：第一漏极指，耦接于第一漏极线；第一栅极指，耦接于第一栅极线；第一源极指，耦接于共同源极线；第二栅极指，耦接于第二栅极线；第二漏极指，耦接于第二漏极线。以及第二差分对，包括：第三漏极指，耦接于第一漏极线；第三栅极指，耦接于第一栅极线；第二源极指，耦接于共同源极线；第四栅极指，耦接于第二栅极线；第四漏极指，耦接于第二漏极线。

本发明提供的射频集成电路装置，通过共享源极指与防护环，可减少差分对结构的电路布局面积与寄生电容。

附图说明

图1为典型的差分对的电路结构示意图。

图2为现有的差分对的电路布局的示意图。

图3为根据本发明一实施例的差分对的电路布局示意图。

图4为图3中的差分对的剖面图。

图5为根据本发明另一实施例的差分对的电路布局示意图。

具体实施方式

在接下来的说明中，本发明的实施例都是以差分对为例进行说明。本发明的实施例中的差分对，其等效电路图如图1所示，而本发明的特征在于晶体管T1与T2的电路布局结构上。