[发明专利]接口电路

权利要求书

1.一种在半导体器件中使用的接口电路，该接口电路具有向外部提供信号的信号输出模式、从外部接收信号的信号输入模式、和不从外部提供信号且不向外部提供信号的无信号提供模式，所述接口电路包括：

信号输入/输出终端，用于在信号输入模式下从外部接收信号和在信号输出模式下从半导体器件接收信号；

输入缓冲门电路，具有连接到所述信号输入/输出终端的输入终端，并且用于向半导体器件输出在输入终端接收到的信号；以及

输入电平控制电路，用于在无信号提供模式下把所述输入缓冲门电路的输入终端的电势电平固定在预定电平并且在信号输出模式和信号输入模式下去除电势电平的固定。

2.根据权利要求1所述的接口电路，其特征在于，

所述输入电平控制电路包括：

电阳电路，具有开状态和关状态，在开状态下信号输入/输出终端的电势电平被上拉或下拉，并且在关状态下信号输入/输出终端的电势电平没有被上拉或下拉；以及

电阻控制电路，用于使得所述电阻电路在无信号提供模式下达到开状态而在信号输出模式和信号输入模式下达到关状态。

3.根据权利要求2所述的接口电路，其特征在于，

所述电阻控制电路使得电阻电路达到开状态或关状态的时序可以改变。

4.根据权利要求2所述的接口电路，其特征在于，

所述电阻控制电路使得电阻电路达到开状态或关状态的时序是根据连接到接口电路的外部器件设置的。

5.根据权利要求1所述的接口电路，其特征在于，还包括：

输出缓冲门电路，具有输入终端和输出终端，输出终端连接到所述信号输入/输出终端，并且具有信号输出状态和高阻抗状态，在信号输出状态下输出缓冲门电路输出在输入终端接收的信号，并且在高阻状态下，即使在输入终端接收到信号输出缓冲门电路也不输出信号；以及

输出控制电路，用于使得所述输出缓冲门电路在信号输出模式和无信号提供模式下达到信号输出状态，和在信号输入模式中达到高阻抗状态，

其中，所述输入电平控制电路包括：

电平控制电路，用于在信号输出模式下输出第一电平信号和在无信号提供模式下输出第二电平信号；以及

逻辑电路，连接在半导体器件和输出缓冲门电路的输入终端之间，并且用于当从电平控制电路输出第一电平信号时向输出缓冲门电路输出具有预定电势电平的信号，而当从电平控制电路输出第二电平信号时向输出缓冲门电路输出来自半导体器件的信号。

6.根据权利要求5所述的接口电路，其特征在于，

所述输出控制电路使得输出缓冲门电路达到信号输出状态或高阻抗状态的时序以及电平控制电路输出第一电平信号或第二电平信号的时序可以改变。

7.根据权利要求5所述的接口电路，其特征在于，

所述输出控制电路使得输出缓冲门电路达到信号输出状态或高阻抗状态的时序以及电平控制电路输出第一电平信号或第二电平信号的时序各自根据连接到接口电路的外部器件设置。

8.根据权利要求1所述的接口电路，其特征在于，

所述输入电平控制电路包括：

电阻电路，具有开状态和关状态，其中在开状态下信号输入/输出终端的电势电平被上拉或下拉，在关状态下信号输入/输出终端的电势电平没有被上拉或下拉；以及

电阻控制电路，用于使得电阻电路在无信号提供模式下达到开状态而在信号输出模式下达到关状态，并且检查输入缓冲门电路的输入终端的电势电平，并且根据电势电平的检查结果，使得电阻电路在信号输入模式下达到关状态。

9.根据权利要求8述的接口电路，其特征在于，

所述电阻控制电路使得电阻电路达到开状态或关状态的时序中，除了基于电势电平的检查结果的时序以外的时序可以改变。

10.根据权利要求8所述的接口电路，其特征在于，在电阻控制电路使得电阻电路达到开状态或关状态的时序中，除了基于电势电平的检查结果的时序以外的时序根据连接到接口电路的外部器件设置。