[发明专利]接口电路

说明书

技术领域

本发明涉及一种用于半导体器件的接口电路。具体的，本发明涉及一种例如短线串行端接逻辑(SSTL)的小振幅信号接口电路。

背景技术

近年来，由于半导体器件的运行速度增加，更经常地使用采用小振幅信号接口(例如SSTL)和输入/输出同步信号以高速度向例如DDR SDRAM(双数据率同步动态随机存储器)或类似的外部接口传输数据的技术。

图13示出了一种示例性接口SSTL_2，其是电子元件工业联合会(JEDEC)标准No.8-9B(JESD8-9B)中说明的一种SSTL。接口电路连接在半导体器件的信息处理单元(未示出)和外部器件(例如，DDR SDRAM)之间，所述半导体器件为VIN侧器件，所述外部器件为VOUT侧器件。VOUT侧器件经由串联电阻器RS连接到传输信道。VIN侧器件包括输入缓冲门、输出缓冲门、和终端电阻器RT。终端电阻器RT的一端连接到传输信道，而另一端连接到电压VTT(即，电源电压VDDQ的一半)。

当VOUT侧器件输出等于电源电压VDDQ的“1”电平或等于地VSS的“0”电平，由于串联电阻器RS和终端电阻RT，向VIN侧输入缓冲门提供低于电源电压VDDQ的“1”电平或高于地VSS的“0”电平。换句话说，提供了小振幅信号。因此，包括电流镜负载的差分放大电路广泛地用于VIN侧输入缓冲门。

由差分放大电路形成的输入缓冲门接收提供给VIN侧器件的小振幅信号VIN。在输入缓冲门中，小振幅信号VIN的幅度与电压VREF(即，电源电压VDDQ的一半)的幅度比较来确定“1/0”电平。

在差分放大电路中，当它处于激活状态时，直通电流一直在流。因此，能耗大于由互补金属氧化物(CMOS)电路形成的输入缓冲门，但是可以以高速度输入小振幅信号。同时，当VOUT侧器件没有输出“1/0”电平(即，高阻抗状态(Hi-Z状态))，传输信道的电压由于终端电阻RT保持在VDDQ×1/2。

另一方面，采用了用于使用输入/输出同步信号以高速向DDR SDRAM等传输数据和从DDR SDRAM等接收数据的方法。在该技术中，当数据被输入或输出，发送侧器件(例如，半导体器件)与输入/输出同步信号DQS的边沿同步地提供数据，而接收侧器件(例如，DDR SDRAM)与提供的输入/输出同步信号的边沿同步地接收数据。从而，数据和输入/输出同步信号之间的延迟的变化减小，这样数据可以容易地与输入/输出同步信号同步而与发送器和接收器之间的距离无关。

图14是JEDEC标准No.79D(JESD79D)中说明的对DDR SDRAM写操作的示例性时序图。图14中，“CK”表示时钟，“/CK”表示反相时钟，而“COMMAND”共同地表示命令，“Address”共同地表示存储体(banks)和地址，“DQS”表示输入/输出同步信号，“DQ”表示数据信号，而“DM”表示写数据掩码允许信号。当关于DDR SDRAM执行写操作时，从半导体器件输出输入/输出同步信号DQS和数据信号DQ。

在周期T0，半导体器件输出写命令(Write)，写存储体(Bw)，和写地址(Cw)。

接近周期T1，半导体器件使得输入/输出同步信号DQS达到“0”电平。在周期T1的某一点，半导体器件输出第一写数据D0作为数据信号DQ。这里，从当输入/输出同步信号DQS第一次达到“0”电平到当输入/输出同步信号达到“1”电平的间隔称为前导(preamble)。

在周期T2的开始，半导体器件使得输入/输出同步信号DQS从“0”电平变为“1”电平，并且DDR SDRAM和该时序同步地接收写数据D0。在周期T2的某一点，半导体器件输出第二写数据D1作为数据信号DQ。在周期T3的开始，半导体器件使得输入/输出同步信号DQS从“1”电平变为“0”电平，并且DDR SDRAM和该时序同步地接收写数据D1。

这样，半导体器件每个时钟周期转换输入/输出同步信号DQS的“1/0”电平并且与输入/输出同步信号DQS的上升沿和下降沿同步以及在其间的某点输出数据信号DQ。

当已经输出预定数目的数据信号DQ(图14中，四块写数据D0、D1、D2、D3)，半导体器件在下一个周期T6挂起输入/输出同步信号DQS的输出(即，使得输入/输出同步信号DQS的输出达到“Hi-Z状态”)。这里，从当输入/输出同步信号DQS最近达到“0”电平到当输入/输出同步信号达到“Hi-Z状态”的间隔称为后导(postamble)。