[发明专利]接口转换电路

权利要求书

1.一接口转换电路，应用于一3D非交错式芯片与一后端图像压缩芯片之间，包括：

一降窗格速率电路，该降窗格速率电路用以将一第一垂直同步信号分频，并以产生的第二垂直同步信号为屏蔽将一第一水平同步信号转换为一第二水平同步信号；

一像素时钟倍频电路，该像素时钟倍频电路用以将一第一像素时钟信号倍频，并产生一第二像素时钟信号；以及

一数据宽度转换电路，该数据宽度转换电路用以将一数据宽度为M位且以该第一像素时钟信号的频率输入的一输入数据，转换为一数据宽度为M/2位且以该第二像素时钟信号的频率输出的一输出数据。

2.如权利要求1所述的接口转换电路，其特征是，该降窗格速率电路还包括：一T型正反器与一与门；其中，该T型正反器的一数据输入端连接至一偏压电源，该T型正反器的一时钟端可输入该第一垂直同步信号，该T型正反器的一数据输出端可输出该第二垂直同步信号，该T型正反器的一清除端连接于一接地端，该与门的一第一输入端连接至该T型正反器的数据输出端，该与门的一第二输入端可输入该第一水平同步信号，该与门的一输出端可输出该第二水平同步信号。

3.如权利要求1所述的接口转换电路，其特征是，该像素时钟倍频电路还包括：一互斥或门与一延迟元件；其中，该互斥或门的一第一输入端可输入该第一像素时钟信号，该互斥或门的一输出端可输出该第二像素时钟信号，该延迟元件的一输入端可输入该第一像素时钟信号，该延迟元件的一输出端连接该互斥或门的一第二输入端。

4.如权利要求1所述的接口转换电路，其特征是，该数据宽度转换电路还包括：一第一D型正反器、一第二D型正反器、一第三D型正反器与一多任务器；其中，该第一D型正反器的一数据输入端可输入该较低位输入数据，该第一D型正反器的一时钟端可输入该第一像素时钟信号，该第二D型正反器的一数据输入端可输入该较高位输入数据，该第二D型正反器的一时钟端可输入该第一像素时钟信号，该多任务器的一第一输入端连接至该第一D型正反器的一输出端，该多任务器的一第二输入端连接至该第二D型正反器的一输出端，该多任务器的一时钟端可输入该第一像素时钟信号，该第三D型正反器的一数据输入端连接至该多任务器的一输出端，该第三D型正反器的一时钟端可输入该第二像素时钟信号，该第三D型正反器的一输出端可输出该输出数据。

5.如权利要求1所述的接口转换电路，其特征是，该3D非交错式芯片符合CCIR601规格。

6.如权利要求1所述的接口转换电路，其特征是，该后端图像压缩芯片可为一MPEG-4/H.264编码器。

7.如权利要求1所述的接口转换电路，其特征是，该第一垂直同步信号的频率为60Hz，该第二垂直同步信号的频率为30Hz。

8.如权利要求1所述的接口转换电路，其特征是，该第二垂直同步信号与该第一水平同步信号连接至一与门的二输入端，使得该与门输出端输出该第二水平同步信号，使得该第二水平同步信号在该第二垂直同步信号致能时动作。

9.如权利要求1所述的接口转换电路，其特征是，该第一像素时钟信号频率为27MHz，该第二像素时钟信号频率为54MHz。

10.如权利要求1所述的接口转换电路，其特征是，所述M为16。

11.如权利要求1所述的接口转换电路，其特征是，该输入数据可分为一较低位输入数据与一较高位输入数据，且该较低位输入数据与该较高位输入数据的数据宽度都为M/2。

12.如权利要求1所述的接口转换电路，其特征是，该第一垂直同步信号与该第一水平同步信号由该3D非交错式芯片输入至该降窗格速率电路，该第二垂直同步信号与该第二水平同步信号由该降窗格速率电路输出至该后端图像压缩芯片。

13.如权利要求1所述的接口转换电路，其特征是，该第一像素时钟信号由该3D非交错式芯片输入至该像素时钟倍频电路，该第二像素时钟信号由该像素时钟倍频电路输出至该后端图像压缩芯片。

14.如权利要求1所述的接口转换电路，其特征是，该输入数据由该3D非交错式芯片输入至该数据宽度转换电路，该输出数据由该数据宽度转换电路输出至该后端图像压缩芯片。