[发明专利]接口转换电路

说明书

技术领域

本发明为一接口转换电路，尤指一种可应用于3D非交错式芯片(3DDe-interlace Chip)和后端图像压缩芯片之间的接口转换电路。

背景技术

请参阅图1，其所绘示为一公知网络摄影机(IP CAM)图像处理的系统方块图。该网络摄影机图像处理系统主要包括：一图像提取模块10(ImageCapturing Module)与一后端图像压缩芯片14。其中，该图像提取模块10中包括一光感应元件(CCD，Charge Coupled Device)与一数字信号处理器(Digital Signal Processor)。

首先，图像提取模块10中的该光感应元件在扫描某一物体时，先将扫描该物体所产生的光信号转换为数字电子信号并输入至数字信号处理器。而数字信号处理器可将该数字电子信号以像素(pixel)形式来储存(假设分辨率为720×480)；随后，该数字信号处理器会依序输出一奇数图场(Odd Field，分辨率为720×240)信号与一偶数图场(Even Field，分辨率为720×240)信号。其中，光感应元件的奇数的扫描线通过数字信号处理器输出即成为奇数图场信号；而光感应元件的偶数的扫描线通过数字信号处理器输出即成为偶数图场信号；随后，后端图像压缩芯片14(例如MPEG-4/H.264编码器)接收图像提取模块输出的该奇数图场信号和该偶数图场信号并进行混合(Mix)进而完成一个完整的窗格(Frame，分辨率为720×480)；最后，再将该产生的窗格进行编码并压缩。

以窗格的分辨率为10×8为例，图像提取模块10在扫描如图2所示的静止物体时，在时间点t1，图像提取模块10中的数字信号处理器会将光感应元件所输出的该数字电子信号转换为以像素(pixel)形式输出，并且输出如图3A所示奇数扫描线(扫描线1、3、5、7)的该奇数图场信号(分辨率为10×4)。同理，在时间点t2，图像提取模块10中的数字信号处理器会将光感应元件所输出的该数字电子信号转换为以像素(pixel)形式输出，并且输出如图3B所示偶数扫描线(扫描线2、4、6、8)的该偶数图场信号(分辨率为10×4)。也就是说，图像提取模块10会随着图像的变化而持续的输出该奇数图场信号与该偶数图场信号。

接着，后端图像压缩芯片14里的图像数据接收模块于t1接收到图3A的该奇数图场信号(分辨率为10×4)且于t2接收到图3B的该偶数图场信号(分辨率为10×4)后，再将该奇数图场信号和该偶数图场信号混合或交错成一个如图3C所示的完整的窗格(分辨率为10×8)，并将该产生的窗格传送至后端图像压缩芯片14进行编码。一般来说，图像提取模块10都以每秒30窗格(Frame per Second，FPS)的速率输出奇数图场信号与偶数图场信号。

然而，由于每一完整的窗格是由两个图场所合成，因此，当图2的物体移动速度过快时，则会产生锯齿状失真(Saw Tooth Type Edge Distortion)。举例来说，在时间点t1，图像提取模块10输出如图4A的奇数图场信号(分辨率为10×4)；而在时间点t2，图像提取模块10输出如图4B的偶数图场信号(分辨率为10×4)；因此，将图4A所示的奇数图场信号和图4B所示偶数图场信号混合或交错成一个如图4C所示的窗格(分辨率为10×8)。显而易见的，在物体高速运动的情况下会产生锯齿状失真。

为了解决交错式光感应元件(CCD)在扫描快速移动的物体所产生的锯齿状失真，本发明可采用3D非交错式芯片(3D De-interlace Chip)。也就是说，在扫描物体并产生奇数图场信号和偶数图场信号后，并不做混合或交错的动作，而是个别的将奇数图场信号和偶数图场信号采用动态预测补偿的方式来产生完整的窗格。也就是说，在时间点t1，当奇数图场信号(分辨率为720×240)产生后，3D非交错式芯片会将该奇数图场信号动态预测补偿成一完整的窗格(分辨率为720×480)；同样地，在时间点t2，当偶数图场信号(分辨率为720×240)产生后，3D非交错式芯片会将该偶数图场信号动态预测补偿成另一窗格(分辨率为720×480)。如此一来，不仅避免了由于混合或交错动作而产的锯齿状失真，也使得3D非交错式芯片所产的窗格数目增加了一倍。