[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件，包括：

形成于衬底上的第一沟槽，所述第一沟槽具有等于或小于预定关键尺寸的一半的宽度；以及

形成于衬底上的第二沟槽，所述第二沟槽具有等于或小于该预定关键尺寸的一半的宽度，

其中该第一沟槽和第二沟槽在衬底上形成不同的深度。

2.如权利要求1所述的半导体器件，其中所述第二沟槽与所述第一沟槽彼此间隔开，其间隔距离等于或小于所述预定关键尺寸的一半。

3.如权利要求1所述的半导体器件，其中所述第二沟槽形成得比所述第一沟槽更深。

4.如权利要求1所述的半导体器件，其中所述第二沟槽形成得浅于所述第一间隔。

5.如权利要求1所述的半导体器件，其中所述第一和第二沟槽是接触孔。

6.如权利要求1所述的半导体器件，其中所述第一和第二沟槽是互连沟槽。

7.如权利要求1所述的半导体器件，进一步包括形成于所述第一沟槽中的栅极电介质层，和形成于该栅极电介质层上的栅电极。

8.如权利要求1所述的半导体器件，其中所述第一沟槽和/或所述第二沟槽的宽度为大约该预定关键尺寸的1/4。

9.一种制造半导体器件的方法，该方法包括：

在衬底上形成能够氧化的材料的层；

蚀刻所述层以形成具有关键尺寸的第一沟槽，其中该层的一部分保留在所述第一沟槽下；以及

氧化其中形成有第一沟槽的所述层，从而使所述第一沟槽变窄以形成宽度等于或小于该关键尺寸的一半的第二沟槽。

10.如权利要求9所述的方法，进一步包括：

使被氧化的层平坦化以暴露剩余的未氧化的层材料；

移除暴露的剩余的未氧化的层材料以暴露该衬底；

蚀刻暴露的衬底以形成第三沟槽，该第三沟槽的宽度等于或小于该关键尺寸的一半；以及

从其中形成有第三沟槽的衬底移除被氧化的层。

11.如权利要求10所述的方法，进一步包括，在移除暴露的剩余未氧化的层材料以暴露衬底之后，对所述第二沟槽和所暴露的衬底进行过蚀刻，以形成具有不同深度的多个沟槽。

12.如权利要求10所述的方法，进一步包括，在移除所述被氧化的层之后，

在所述第三沟槽的底表面上形成栅极绝缘层；以及

在所述栅极绝缘层上形成栅电极。

13.如权利要求10所述的方法，进一步包括，在移除被氧化的层之后，

在衬底的整个表面上淀积金属以填充所述第三沟槽；以及

通过平坦化和/或蚀刻金属来移除金属以形成金属线。

14.如权利要求10所述的方法，其中该层材料包括多晶硅。

15.如权利要求14所述的方法，其中移除暴露的剩余未氧化的层材料包括，在暴露的多晶硅层上进行氟化乙烯丙烯(FEP)深蚀刻。

16.一种制造半导体器件的方法，该方法包括：

在衬底上形成能够氧化的材料的层；

蚀刻该层以形成具有关键尺寸的第一沟槽，其中所述第一沟槽完全蚀刻穿过所述层以暴露该衬底；

氧化其中形成有第一沟槽的所述层，从而使所述第一沟槽变窄以形成宽度等于或小于该关键尺寸的一半的第二沟槽；以及

使用具有所述第二沟槽的被氧化的层作为蚀刻掩膜来蚀刻暴露的衬底，以形成第三沟槽，所述第三沟槽的宽度等于或小于该关键尺寸的一半。

17.如权利要求16所述的方法，进一步包括：

将被氧化的层平坦化，以暴露剩余的未氧化的层材料；

移除暴露的剩余的未氧化的层材料，以暴露该衬底；

使用具有移除的剩余的未氧化的层材料的被氧化的层来蚀刻该暴露的衬底，以形成宽度等于或小于关键尺寸的一半的第四沟槽；以及

从其中形成有所述第三沟槽和所述第四沟槽的衬底移除被氧化的层，

其中所述第三沟槽和所述第四沟槽在衬底上形成为不同的深度。

18.如权利要求17所述的方法，其中该层材料包括多晶硅，其中暴露的剩余的未氧化的层材料的移除包括在暴露的多晶硅层上进行FEP深蚀刻。